《数字电子技术基础》精品课件推选.ppt
《《数字电子技术基础》精品课件推选.ppt》由会员分享,可在线阅读,更多相关《《数字电子技术基础》精品课件推选.ppt(336页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、,数字电子技术基础,第1章 数字电路的基础知识,1.1 数字电路的基础知识1.2 基本逻辑关系1.3 逻辑代数及运算规则 1.4 逻辑函数的表示法1.5 逻辑函数的化简,1.1 数字电路的基础知识,数字信号和模拟信号,电子电路中的信号,模拟信号,数字信号,幅度随时间连续变化的信号,例:正弦波信号、锯齿波信号等。,幅度不随时间连续变化,而是跳跃变化,计算机中,时间和幅度都不连续,称为离散变量,模拟信号,数字信号,引言,模拟电路与数字电路的区别,1、工作任务不同:,模拟电路研究的是输出与输入信号之间的大小、相位、失真等方面的关系;数字电路主要研究的是输出与输入间的逻辑关系(因果关系)。,模拟电路中
2、的三极管工作在线性放大区,是一个放大元件;数字电路中的三极管工作在饱和或截止状态,起开关作用。,因此,基本单元电路、分析方法及研究的范围均不同。,2、三极管的工作状态不同:,模拟电路研究的问题,引言,基本电路元件:,基本模拟电路:,数字电路研究的问题,基本电路元件,引言,基本数字电路,基本逻辑关系 与 ( and ) 或 (or ) 非 ( not ),1.2 基本逻辑关系,1.与逻辑关系,规定: 开关合为逻辑“1” 开关断为逻辑“0” 灯亮为逻辑“1” 灯灭为逻辑“0”,真值表特点: 任0 则0, 全1则1,一、“与”逻辑关系和与门,与逻辑:决定事件发生的各条件中,所有条件都具备,事件才会发
3、生(成立)。,2.二极管组成的与门电路,0.3V=逻辑0, 3V=逻辑1 此电路实现“与”逻辑关系,与逻辑运算规则 逻辑乘,3.与逻辑关系表示式,Y= AB = AB,基本逻辑关系,0 0=0 0 1=01 0=0 1 1=1,二、“或”逻辑关系和或门,或逻辑:决定事件发生的各条件中,有一个或一个以上的条件具备,事件就会发生(成立)。,1、 “或”逻辑关系,特点:任1 则1, 全0则0,真值表,基本逻辑关系,2、二极管组成的“或”门电路,0.3V =逻辑0, 3V =逻辑1此电路实现“或”逻辑关系。,0 0 00 1 11 0 11 1 1,基本逻辑关系,或逻辑运算规则 逻辑加,3.或逻辑关系
4、表示式,Y=A B,基本逻辑关系,0+0=0 0+1=11+0=1 1+1=1,三、“非”逻辑关系与非门,“非”逻辑:决定事件发生的条件只有一个,条件不具备时事件发生(成立),条件具备时事件不发生。,特点: 1则0, 0则1,1、“非”逻辑关系,基本逻辑关系,2、非门电路-三极管反相器,三极管反相器电路实现“非”逻辑关系。,非门表示符号:,基本逻辑关系,非逻辑 逻辑反,3.非逻辑关系表示式,四、基本逻辑关系的扩展,将基本逻辑门加以组合,可构成“与非”、“或非”、“异或”等门电路。,1、与非门,2、或非门,真值表特点: 相同则0, 不同则1,3、 异或门,用基本逻辑门组成异或门,异或门,门电路小
5、结,门电路小结,1.3 逻辑代数及运算规则,数字电路要研究的是电路的输入输出之间的逻辑关系,所以数字电路又称逻辑电路,相应的研究工具是逻辑代数(布尔代数)。,在逻辑代数中,逻辑函数的变量只能取两个值(二值变量),即0和1。,乘运算规则:,加运算规则:,1、逻辑代数基本运算规则,非运算规则:,0+0=0 ,0+1=1 ,1+0=1,1+1=1,00=0 01=0 10=0 11=1,2.逻辑代数运算规律,交换律: A+B = B+A AB=BA,结合律: A+B+C=(A+B)+C=A+(B+C) ABC=(AB)C=A(BC),逻辑代数的基本运算规则,逻辑代数的基本运算规则,分配律: A(B+
6、C)=AB+AC A+BC=(A+B)(A+C),求证: (分配律第2条) A+BC=(A+B)(A+C),证明:,右边 =(A+B)(A+C),=AA+AB+AC+BC ; 分配律,=A +A(B+C)+BC ; 结合律,AA=A,=A(1+B+C)+BC ; 结合律,=A 1+BC ; 1+B+C=1,=A+BC ; A 1=1,=左边,吸收规则,原变量吸收规则:,反变量吸收规则:,注: 红色变量被吸收掉!,A+AB =A,证明:,逻辑代数的基本运算规则,混合变量吸收规则:,证明:,逻辑代数的基本运算规则,反演定理(德摩根定理),用真值表证明,1 1 1 0,0 0 0 1 1 0 1 1
7、,1 1 1 0,证明:,逻辑代数的基本运算规则,一、逻辑函数的表示方法,四种表示方法,卡诺图,1.4 逻辑函数的表示法,真值表,逻辑函数的表示方法,一输入变量,二种组合,二输入变量,四种组合,三输入变量,八种组合,真值表(四输入变量),逻辑函数的表示方法,四输入变量,16种组合,将真值表或逻辑函数式用一个特定的方格图表示,称为卡诺图。,最小相: 输入变量的每一种组合。,卡诺图的画法:(二输入变量),逻辑函数的表示方法,输入变量,卡诺图,卡诺图的画法(三输入变量),逻辑函数的表示方法,输入变量,四输入变量卡诺图,有时为了方便,用二进制对应的十进制表示单元格的编号。单元格的值用函数式表示。,F(
8、 A , B , C )=( 1 , 2 , 4 , 7 ),F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,14,15),二、逻辑函数四种表示方式的相互转换,1、逻辑电路图逻辑代数式,AB,2、真值表卡诺图,二变量卡诺图,四种表示方式的相互转换,真值表,3、真值表、卡诺图逻辑代数式,方法:将真值表或卡诺图中为1的项相加,写成 “与或式”。,四种表示方式的相互转换,1.5 逻辑函数的化简,1.5.1 利用逻辑代数的基本公式化简,例1:,结论: 异或门可以用4个与非门实现,例2: 证明,异或门可以用4个与非门实现,例3,例4,适用输入变量为3、4个的逻辑代数式的化简
9、;化简过程比公式法简单直观。,3)每一项可重复使用,但每一次新的组合,至少包含一个未使用过的项,直到所有为1的项都被使用后化简工作方算完成。,1)上、下、左、右相邻 (n=0,1,2,3)个项,可组成一组。,2)先用面积最大的组合进行化简,利用吸收规则,可吸收掉n个变量。,用卡诺图化简的规则: 对于输出为1的项,1.5.2 利用卡诺图化简,4)每一个组合中的公因子构成一个“与”项,然后将所有“与”项相加,得最简“与或”表示式。5)无所谓项当“1”处理。,用卡诺图化简规则(续),例1,Y=A+B,或门,A,B,例2,用卡诺图化简,F=(A,B,C,D)= (0,2,3,5,7,8,9,10,11
10、,12,13,14,15),用卡诺图化简,例3,例4:,首先: 逻辑代数式卡诺图,1,1,例5:已知真值表如图,用卡诺图化简。,化简时可以将无所谓状态当作1或 0,目的是得到最简结果。,F=A,第2章 组合逻辑电路,2.1 TTL集成门电路2.2 其它类型的TTL门电路,2.3 组合逻辑电路的分析2.4 组合逻辑电路的设计2.5 集成组合逻辑电路,TTL 晶体管-晶体管逻辑集成电路,集成门电路,MOS 金属氧化物半导体场效应管集成电路,2.1.1 TTL与非门的基本原理,2.1 TTL集成门电路,1. 任一输入为低电平(0.3V)时,1V,不足以让T2、T5导通,T2、T5截止,uo=5-uR
11、2-ube3-ube43.4V 高电平!,电位被嵌在2.1V,全反偏,1V,2. 输入全为高电平(3.4V)时或输入全甩空,T2、T5饱和导通,uo =0.3V输出低电平,输入甩空,相当于输入“1”,与非门表示符号,逻辑表示式,如:TTL门电路芯片(四2输入与非门,型号74LS00 ),地GND,TTL门电路芯片简介,外形,电源VCC(+5V),4、常用TTL逻辑门电路,2.2.2 TTL门电路的主要技术参数,1) 输出高电平、低电平,高电平: 3.4V-4V 以上,低电平: 0.3V-0.4V以下,2) 阈值电压: UTH=1.4V,高电平,3) 扇出系数: N =10,TTL门电路的主要参
12、数,扇出系数 输出端允许驱动的门电路的最大数目。,输入A、B波形如图所示, 请画出与非门的输出(Y)波形。,A,B,Y,课堂练习:,2.2 其它类型的TTL门电路,1. 集电极开路的与非门(OC门),输入全1时,输出=0;输入任0时,输出悬空,应用时输出端要接一上拉负载电阻 RL 。,OC门可以实现“线与”功能。,分析:F1、F2、F3任一导通,则F=0。 F1、F2、F3全截止,则F=1 。,F=F1F2F3,负载电阻RL和电源 UCC可以根据情况选择。,2. 三态门,E 控制端,一、结构,二、工作原理,(1) 控制端E=0时的工作情况:,(2) 控制端E=1时的工作情况,功能表,三、三态门
13、的符号及功能表,功能表,三态门主要作为TTL电路与总线间的接口电路。,四、三态门的用途,工作时,E1、E2、E3分时接入高电平。,2.3 组合逻辑电路的分析,特点:某一时刻的输出状态仅由该时刻电路的输入信号决定, 而与该电路在此输入信号之前所具有的状态无关。,组合逻辑电路:用各种门电路组成的,用于实现某种功能的复杂逻辑电路。,例1:,组合逻辑电路的分析,组合逻辑电路的分析,例2:,本图功能:二选一电路。,M=0时:门1输出恒为1, A信号被拒之门外。,2.4 组合逻辑电路的设计,方法步骤:,根据题意列真值表,例1: 交通灯故障监测逻辑电路的设计。,红灯R黄灯Y绿灯G,单独亮正常,黄、绿同时亮正
14、常,其他情况不正常,组合逻辑电路的设计,2、卡诺图化简,3、写最简逻辑式,设:灯亮为“1”,不亮为“0”,正常为“0”,不正常为“1”。,例1,4、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢?,组合逻辑电路的设计例1,5、用与非门构成逻辑电路,组合逻辑电路的设计例1,例2,设计一个三人表决逻辑电路,要求: 三人A、B、C各控制一个按键,按下为“1”,不按为“0”。多数(2)按下为通过。通过时L1,不通过L0。用与非门实现。,组合逻辑电路的设计,2、用画卡诺图化简,L= AC + BC + AB,3、 写出最简“与或”式,组合逻辑电路的设计,1、列真值表,4、用与非门实现逻辑电路,组
15、合逻辑电路的设计例2,2.4 集成组合逻辑电路,2.4.1 数据选择器,2.4.2 七段显示译码器,2.4.3 译码器,2.4.4 加法器,2.4.1 数据选择器,集成组合逻辑电路,从多个数据中选择出一个选择,也叫多路转换器,其功能类似一个多投开关,是一个多输入、单输出的组合逻辑电路。,1、2选1数据选择器,输入数据,输出数据,控制信号,集成化,型号:74LS157,数据选择器,2、4选1数据选择器(集成电路型号:74LS153),4选1数据选择器,TTL集成电路:双4选1数据选择器,型号:74LS153(国产T1153-T4153),2.4.2 七段显示译码器,显示译码器,用于将数字仪表、计
16、算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。,二进制数(8421码),显示译码器,组成:用0和1两个数字组成, 逢二进一,二进制数(8421码),每一位上的1所代表的十进制数的大小称为权重,例:十进制数 1 1 1 1,1103+1102+1101+1100=11000+1100+110+11=1111,例:二进制数 1 1 1 1,123+122+121+120=18+14+12+11=15,四位二进制数,每位的权重分别为8、4、2、1,所以称为8421码,二十进制(BCD码),显示译码器,用4位二进制数0000-1001分别代表十进制数0-9,称为二十进制数,又称为BC
17、D码(Binary Coded Decimal),Ya-Yg: 控制信号高电平时,对应的LED亮低电平时,对应的LED灭,发光二极管,显示译码器,1)二-十进制显示译码器,-七段数码管显示译码器,A3-A0: 输入数据,要设计的七段数码管显示译码器,七段数码管显示译码器,七段显示译码电路真值表,七段显示译码电路真值表,十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0
18、1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,无所谓项当1处理,先设计输出Ya的逻辑表示式及电路图,以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图;将所有电路图画在一起,就得到总电路图。,将此电路图集成化,得到七段显示译码器的集成电路74LS48(国产型号:T339),七段数码管显示译码器,控制端,七段数码管显示译码器
19、,控制端功能,七段数码管显示译码器,七段显示译码器74LS48与数码管的连接,此三控制端不用时,通过电阻接高电平。,BCD码,2.4.3 译码器,用途: 计算机中的地址译码电路,常用类型:,2线 4线译码器 型号: 74LS1393 线 8线译码器 型号: 74LS1384 线 16线译码器 型号: 74LS154,(1) 2 线 4线译码器,同理写出其他输出量的逻辑式,74LS139,(2) 3线8线译码器(74LS138),(逻辑电路设计略,设计方法同24译码器),(3) 4线16线译码器(74LS154),(逻辑电路设计略,设计方法同24译码器),译码器的应用举例:,(1) 模拟信号多路
20、转换的数字控制,输入模拟电压,模拟电子开关,u0,u1,u2,u3,u,输出模拟电压,数字控制信号,(2) 计算机中存储器单元及输入输出接口的寻址,0单元,1单元,2单元,3单元,控制门,控制门,控制门,控制门,译码器,A1,A0,或接口单元存储器单元,计算机 中央控制 单元 (CPU),数据线,地址线,单元选择线,地址线数n 寻址范围(可选择的单元数) n 2 3 4 16 (单片机) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK),2.4.4 加法器,(1) 半加器,半加器逻辑电路图,(2) 全加器,低位向本位的进位,本位和,本位向高位的进位,全加器真值表,F
21、n = Cn (An Bn),C n+1 = AnBn+Cn(An Bn),全加器逻辑函数式,Fn = Cn (An Bn),C n+1 = AnBn+Cn(An Bn),由2个半加器构成一个全加器,用4个全加器构成一个4 位二进制加法器,74LS83,本课应重点掌握的内容,1. 掌握组合逻辑电路设计的步骤,并能设计给定 逻辑功能的逻辑电路,用与非门实现,最多输 入变量个数4个。2. 理解课上所讲的各种数字集成组合逻辑电路的 设计方法。,第4章 时序逻辑电路,4.1 触发器 R-S触发器 D触发器4.2 寄存器,第4章 时序逻辑电路,4.1 触发器,4.1.1 R-S触发器,RD RESET直
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子技术 基础 精品 课件 推选
限制150内