2022年机械课程设计方案心得体会.docx

精品学习资源机械课程设计心得体会数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的精确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用；数字钟从原理上讲是一种典型的数字电路，其中包括了组合规律电路和时序电路；因此，我们此次设计与制做数字钟就是为了明白数字钟的原理，从而学会制作数字钟 . 而且通过数字钟的制作进一步的明白各种在制作中用到的中小规模集成电路的作用及有用方法 . 且由于数字钟包括组合规律电路和时叙电路. 通过它可以进一步学习与把握各种组合规律电路与时序电路的原理与使用方法.二、设计要求（1） 设计指标时间以 12 小时为一个周期；显示时、分、秒；具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前10 秒进行蜂鸣报时；为了保证计时的稳固及精确须由晶体振荡器供应表针时间基准信号；（2） 设计要求画出电路原理图（或仿真电路图）；欢迎下载精品学习资源元器件及参数挑选；电路仿真与调试；pcb 文件生成与打印输出；（3） 制作要求自行装配和调试，并能发觉问题和解决问题；（4） 编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会；三、原理框图1. 数字钟的构成数字钟实际上是一个对标准频率（1hz ）进行计数的计数电路；由于计数的起始时间不行能与标准时间（如北京时间）一样，故需要在电路上加一个校时电路，同时标准的1hz 时间信号必需做到精确稳固；通常使用石英晶体振荡器电路构成数字钟；（a） 数字钟组成框图2. 晶体振荡器电路晶体振荡器电路给数字钟供应一个频率稳固精确的32768hz 的方波信号，可保证数字钟的走时精确及稳固；不管是指针式的电子钟仍是数字显示的电子钟都使用了晶体振荡器电路；一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ttl门电路构成；另一类是通过cmos非门构成的电路，本次设计采纳了后一种；如图（b）所示，由cmos 非门 u1 与晶体、电容和电阻构成晶体振荡器电路，u2 实现整形功能，将振荡器输出的近似于正弦波的波形转换为较抱负的方波；输出反馈电阻r1 为非门供应偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器；电容c1、c2 与晶体构成一个谐振型网络，完成对振荡频率的掌握功能，同时供应了一个180 度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能；由于晶体具有较高的频率稳固性及精确性，从而保证了输出频率的稳固和精确；欢迎下载精品学习资源（b） cmos晶体振荡器（仿真电路）3. 时间记数电路一般采纳 10 进制计数器如 74hc290 、 74hc390 等来实现时间计数单元的计数功能；本次设计中挑选74hc390 ；由其内部规律框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）；秒个位计数单元为10 进制计数器，无需进制转换，只需将qa 与 cpb（下降沿有效）相连即可； cpa（下降没效）与 1hz 秒输入信号相连， q3 可作为向上的进位信号与十位计数单元的cpa 相连；秒十位计数单元为6 进制计数器，需要进制转换；将10 进制计数器转换为6 进制计数器的电路连接方法如图2.4 所示，其中 q2 可作为向上的进位信号与分个位的计数单元的 cpa 相连；十进制 - 六进制转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的q3 作为向上的进位信号应与分十位计数单元的cpa 相连，分十位计数单元的 q2 作为向上的进位信号应与时个位计数单元的cpa 相连；时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单 元应为 12 进制计数器，不是10 的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行 12 进制转换；利用 1 片 74hc390 实现 12 进制计数功能的电路如图（d）所示；（d）十二进制电路另外，图（ d）所示电路中，尚余2 进制计数单元，正好可作为分频器2hz 输出信号转化为 1hz 信号之用；4. 译码驱动及显示单元电路欢迎下载精品学习资源挑选 cd4511 作为显示译码电路；挑选 led 数码管作为显示单元电路；由 cd4511 把输进来的二进制信号翻译成十进制数字，再由数码管显示出来；这里的 led 数码管是采纳共阴的方法连接的；计数器实现了对时间的累计并以8421bcd 码的形式输送到 cd4511 芯片，再由4511 芯片把 bcd 码转变为十进制数码送到数码管中显示出来；5. 校时电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采纳正常计时信号与校正信号可以随时切换的电路接入其中；即为用coms 与或非门实现的时或分校时电路，in1 端与低位的进位信号相连；in2 端与校正信号相连，校正信号可直接取自分频器产生的1hz 或 2hz（不行太高或太低）信号；输出端就与分或时个位计时输入端相连；当开关打向下时，由于校正信号和0 相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺当通过与或门，故校时电路处于正常计时状态；当开关打向上时，情形正好与上述相反，这时校时电路处于校时状态；实际使用时，由于电路开关存在抖动问题，所以一般会接一个 rs 触发器构成开关消抖动电路，所以整个较时电路就如图（ f ）；（f ）带有消抖电路的校正电路6. 整点报时电路电路应在整点前 10 秒钟内开头整点报时，即当时间在 59 分 50 秒到 59 分 59 秒期间时，报时电路报时掌握信号；当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的qc 和 qa、个位的 qd 和 qa 及秒计数器十位的 qc 和 qa 相与，从而产生报时掌握信号；报时电路可选74hc30 来构成； 74hc30 为 8 输入与非门；四、元器件欢迎下载精品学习资源1. 四连面包板 1 块（编号 a45）2. 镊子 1 把3. 剪刀 1 把4. 共阴八段数码管6 个5. 网络线 2M/人6. cd4511 集成块 6 块7. cd4060 集成块 1 块8. 74hc390 集成块 3 块9. 74hc51 集成块 1 块10. 74hc00 集成块 4 块11. 74hc30 集成块 1 块12. 10m 电阻 5 个13 500 电阻 14 个14 30p 电容 2 个15 32.768k 时钟晶体 1 个16蜂鸣器 10 个（每班）1）芯片连接图174hc00d2cd4511374hc390d474hc51d欢迎下载精品学习资源2面包板的介绍面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板；面包板的样式是：面包板的留意事项：1. 面包板旁一般附有香蕉插座，用来输入电压、信号及接地；2. 上图中连着的黑线表示插孔是相通的；3. 拉线时，尽量将线紧贴面包板，把线成直角，防止交叉，也不要跨过元件；4. 面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号；并不再使用；五、各功能块电路图数字钟从原理上讲是一种典型的数字电路，可以由很多中小规模集成电路组成， 所以可以分成很多独立的电路；（一）六进制电路由 74hc390 、7400 、数码管与 4511 组成，电路如图一；（二）十进制电路由 74hc390 、7400 、数码管与 4511 组成，电路如图二；（三）六十进制电路由两个数码管、两4511、一个 74hc390 与一个 7400 芯片组成，电路如图三；（四）双六十进制电路欢迎下载精品学习资源由 2 个六十进制连接而成，把分个位的输入信号与秒十位的qc 相连，使其产生进位，电路图如图四；（五）时间计数电路由 1 个十二进制电路、2 个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，具体电路见图五；（六）校正电路由 74ch51d 、74hc00d 与电阻组成，校正电路有分校正和时校正两部分，电路如图六；（七）晶体振荡电路由晶体与 2 个 30pf 电容、 1 个 4060 、一个 10 兆的电阻组成，芯片3 脚输出 2hz的方波信号，电路如图七；（八）整点报时电路由 74hc30d 和蜂鸣器组成，当时间在59:50 到 59:59 时，蜂鸣报时，电路如图八；六、总接线元件布局简图整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成；其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路；电路的信号输入由晶振电路产生，并输入各电路；简图如图九；七、芯片连接总图欢迎下载精品学习资源因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十；八、总结1. 试验过程中遇到的问题及解决方法面包板测试测试面包板各触点是否接通；七段显示器与七段译码器的测量把显示器与 cd4511 相连，第一次接时，数码管完全没有显示数字，检查后发觉是数码管未接地而造成的，接地后发觉仍是无法正确显示数字，用万用表检测后，发觉是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是特别重要的一件事；时间计数电路的连接与测试六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了；但在六十进制时，按图接线后发觉，显示器上的数字总是100 进制的， 而不是六十进制，检测后发觉无论是线路的连通仍是芯片的接触都没有问题；最终，在重对连线时发觉是线路接错引脚造成的，改过之后，显示就正常了；校正电路因上面程因引脚接错而造成错误，所以校正电路是完全根据仿真图所连的，在测试时，开头进行时校时时，没有显现问题，但当进行到分校时时，发觉计数电路的秒电路开头乱跳出错；因此，电路肯定是有地方出错了，在反复对比后，发觉是由于在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时肯定要留意把不要的余外的线拿掉；2. 设计体会欢迎下载精品学习资源通过这次对数字钟的设计与制作，让我明白了设计电路的程序，也让我明白了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真胜利之后才实际接线的；但是最终的成品却不肯定与仿真时完全一样，由于，再实际接线中有着各种各样的条件制约着；而且，在仿真中无法胜利的电路接法，在实际中由于芯片本身的特性而能够胜利；所以，在设计时应考虑两者的差异，从中找出最适合的设计方法；通过这次学习，让我对各种电路都有了大致的明白，所以说，坐而言不如立而行，对于这些电路仍是应当自己动手实际操作才会有深刻懂得；3. 对设计的建议我期望老师在我们动手制作之前应先告知我们一些关于所做电路的资料、原理， 以及如何检测电路的方法，仍有关于检测芯片的方法；这样会有助于我们进一步的进入状况，完成设计 .欢迎下载