微机原理与~接口技术教案教学教程.doc

.第 1 课 次 授 课 计 划 基本内容: 课程性质及内容介绍、先修课程及参考书目 第1 章 计算机基础知识（1） 1.1 绪论 1.2 计算机的发展概述 1.3 微机中信息的表示及运算基础 目的要求: 明确本课程的学习目的及要求、激发学习微机原理与接口的兴趣与热情， 初步了解本课程的特点及学习方法； 了解计算机发展历史； 熟练掌握无符号数和带符号数的表示方法； 掌握各种进制间的互换；（重点） 掌握数的原码、反码、补码表示法，并熟练掌握补码加减运算。 （重点） 难 点: 补码加减法运算； 有符号数和无符号数溢出判断 。 教学环节及组织: 新课引入 课程性质：该课程属计算机硬件基础课程，是学习微机组装、单片机应用开发、微机控制等课 程的前序基础课。 课程内容：微机的基本结构；指令系统及汇编语言；存储器结构及工作原理；I/O接口及应用； 可编程芯片及应用。 学习方法：首先掌握微型计算机的基本原理，熟记其指令系统用指令和应用指令编写程序；掌 握I/O接口的基本结构和接口应用；理论结合实际，多上机多编程，在应用中学习。 新课讲授 1 计算机基础知识 1.2 计算机发展概述 从1946年世界上第一台电子数字计算机ENIAC问世至今，计算机的发展主要经历了电子管、晶 体管、小规模集成电路、大规模（LSI）和超大规模（VSLI）集成电路四个发展阶段，从1981年起 进入智能计算机阶段。 微处理器及微型计算机的发展 4位及低档8位中高档8位16位32位高档32位64位（主要体现在位数的变化） 微型计算机的组成 微型计算机通常由微处理器（即CPU）、存储器（ROM，BAM）、IO接口电路及系统总线（包 括地址总线AB、数据总线DB、控制总线CB）组成。 计算机编程语言的发展。介绍各编程语言的特点，本门课程主要学习汇编语言。 1.3 计算机中信息的表示及运算基础 计算机中的数和编码系统 计算机中的进位计数制 进位计数制的基本概念 课堂讨论：为什么要使用二进制和十六进制，各进制间是否可以相互转换？ 四种不同进制数（二、八、十、十六进制）的相互转换（课堂练习）. 计算机中带符号数的表示 原码、反码和补码的表示方法 原码、反码和补码之间的转换 课堂练习 补码加减运算 补码加减运算规则 X±Y 补 =X补 ±Y补 例题分析 例1X=-0110100B，Y=+1110100B，求X+Y=？ 例2X=-56，Y=-17，求X-Y=？ 通过例题强调：运算完后要先判断结果的正负，结果若为负数，则需进行变补运算才 能得到结果的真值。即X±Y 原 X±Y 补 补 溢出判断 例题分析 例3X=-62H，Y=-3BH，求X+Y=？ 例4X=-1FH，Y=-4AH，求X+Y=？ 溢出和进位的区别， 溢出判断标准：若最高进位次高位进位=1，则结果产生溢出。 小结 1）主要介绍了计算机的发展以及计算机的基础知识。 2）要求掌握：二、十、十六进制的相互转换，无符号数、带符号数、真值、机器数的区别， 原码、反码、补码、真值之间的相互转换方法，补码加减运算，进位和溢出的概念。课外作业及思考题 1）课后练习 1,2,3,5,6题自行练习。 课 后 记 载 :.第 2 课 次 授 课 计 划 基本内容: 第1 章 计算机基础知识（2） 1.3 微机中信息的表示及运算基础 第2 章 8086体系结构（1） 2.1 8086 CPU结构（内部结构） 目的要求: 掌握二-十进制数的表示（BCD 数） ； 掌握二-十进制数的加减运算；（重点） 掌握字符的编码（ASCII 码） ； 掌握8086微处理器的基本结构和工作原理。 难 点: 二-十进制数（BCD 数）的加减运算结果调整 教学环节及组织: 复习巩固 计算机中的数和编码系统 计算机中的进位计数制及进制间的转换 计算机中带符号数的表示：原、反、补码的表示和转换 补码加减运算：X±Y 补 =X补 ±Y补 溢出判断：若最高进位次高位进位=1，则结果产生溢出。 新课讲授 1 计算机基础知识 1.3 计算机中信息的表示及运算基础 二-十进制数（BCD数） 二-十进制数的表示：用四位二进制数表示一位十进制数。 二-十进制数的加减运算 课堂讨论： 例题中BCD数运算结果为什么不再是BCD数？为什么与十进制结果不符？ 通过例题讨论，分析结果不一致的原因： BCD数在计算机中按十六进制运算“逢十六进一”，而十进制为“逢十进一”。 若要BCD数运算中仍保有十进制的“逢十进一”的效果，则对运算结果需进行调整。 二-十进制数的加减运算调整原则 加法调整规则： （1）若二进制和小于 10，则保持不变化。 （2）若二进制和大于等于 10，或有进位，则和数应加 6修正。 减法调整规则： （1）若相减不发生借位，则减法直接进行。 （2）若相减低位向高位发生借位，则低位应减 6修正。 课堂练习：用BCD码计算94+7=101 字符的编码（ASCII码） 目前微机中应用最普遍的美国标准信息交换码. 常用字符ASCII码： 回车0DH/ 换行0AH/ 09（30H39H）/ az（61H7AH）/ AZ（41H5AH） 2 8086体系结构 从前续课程学习已经知道计算机的基本结构，从而可知微机的基本结构有运算器、控制器和存 储器等，这些器件又是怎样构成微型计算机的以及怎样在CPU的指挥下工作的？这就是本节课要解 决的间题。 2.1 8086 CPU结构 初步认识： 8086是16位微处理器，数据总线16位，地址总线20位（寻址范围1M），40 脚 双列直插组件封装。 课堂提问：计算机系统的三总线结构是哪三种总线？数据总线、地址总线、控制总线 8086 CPU 的内部结构(基于图2.1 8086 CPU的内部结构框图讲解) BIU（Bus Interface Unit总线接口部件）：实现CPU与存储器或I/O口间数据传送 组成：1个20位地址加法器、 专用寄存器组(段寄存器和指令指针寄存器等)、 指令队列、 总线控制逻辑 EU（Execution Unit指令执行部件）：主要功能是执行指令 组成：算术逻辑运算单元 ALU 、 1个 16位标志寄存器 FLAGS、1个数据暂存寄器、 8个通用 16位寄存器组、EU 控制器 8086 CPU 的工作原理 与一般CPU工作原理对比，解释流水线技术 动画演示8086 CPU流水线工作过程 小结 1）主要介绍了计算机中常用的编码方式：BCD、ASCII 2）要求掌握：BCD数的表示、加减运算，以及常用字符的ASCII码 3）主要学习了 Intel 80868088 微处理器基本结构和工作原理 课外作业及思考题 1）课后练习 13 题 自行练习； 2）预习：8086CPU 的寄存器结构 课 后 记 载 :.第 3 课 次 授 课 计 划 基本内容: 第2 章 8086体系结构（1） 2.1 8086 CPU结构（内部结构+寄存器结构+管脚与功能） 目的要求: 熟练掌握8086 CPU内部寄存器组的定义及用法；（重点） 基本掌握8086微处理器管脚的功能； 熟练掌握物理地址/逻辑地址的概念；（重点） 掌握存储器结构和分段的意义； 熟练掌握物理地址的形成方式；（重点） 难 点: 8086 CPU内部寄存器组的定义及用法； 堆栈段的使用 教学环节及组织: 复习巩固 第1章课堂作业评讲 1下列无符号数中最大的数是 C 。 错解：D（2人） A. （98） 16B. （152） 10C. （10011001） 2D.（227） 82二进制数10.11101B写成浮点数形式是 D 。 错解：A（2人）、B（1人）A. 1011101×10 -5B. 1011101×2 -1000C. 1.011101×10 +1D. 1.011101×2 +0001 3. 设x-46，y117，则x-y 补 和x+y 补 分别等于 B 。 错解：D（2人） A.D2H和75H B.5DH和47H C.2EH和71H D.47H和71H 4补码表示的8位二进制有符号数表示的数值范围是 D 。 错解:A(3人)、C(14 人)A. 0255 B. 0256 C. -127127 D. -128127 5 利用二进制补码完成有符号数加法运算：(16)+(-32) 16 补 =0 0010000B -32原 =1 0100000B -32补 =1 1100000B 所以： 16-32 补 = 16 补 + -32 补=0 0010000B +1 1100000B=1 1110000B (16)+(-32)=1 1110000B补 =1 0010000B=-16 出错之处： 1）直接用原码相加；2）原反补码求取出错；3）纯计算错误；4）没有结论 第2章内容回顾 8086 CPU的内部结构：BIU+EU （功能和组成） 8086 CPU的流水线工作方式.新课讲授 2 8086体系结构 2.1 8086 CPU结构 8086 CPU的寄存器结构 注意强调 16位的AX/BX/CX/DX也可拆成两个8位的寄存器使 用； 初步介绍存储器的分段存储的概念，由此给出段首 地址和偏移地址的概念，帮助理解段寄存器和地址 寄存器的功能； 寄存器存在“隐含寻址”的概念，即要记住寄存器 和对应的段首地址寄存器，这是后面学习指令寻址 的基础。 IP用来存放将要执行的下一条指令（不是当前指） 在代码段中的偏移地址。具有自动加1功能。 课堂练习：巩固牢记标志寄存器各位的含义。 8086 CPU的管脚与功能 两种工作模式：最大模式、最小模式 40个引脚，32个引脚功能固定，8个引脚随工作模式不同含义不同 2.2 8086系统的结构和配置 8086存储器结构 常识：存储空间以字节为单位，一个字节分配一个唯一的20位物理地址 两个连续的字节称为一个字，低地址对应低字节，高地址对应高字节 课堂讨论：什么是段？为什么要分段由于8086可以寻址20位地址空间，所以字或字 节必须表示成20位的二进制。但是8086设计是用来执行16位计算的，它只能处理16 位长的字。所以必须设计一个巧妙的方法来表示地址-存储器分段。 20位物理地址的形成。物理地址PA=段基址×16 + 偏移地址 堆栈段的使用 强调：以字为单位进行出入栈的操作，工作方式为“先进后出”。 课堂练习、分析 小结 1）重点掌握：8086微处理器的寄存器结构，特别是标志寄存器的取值和寄存器组的组成和作 用。 2）重点掌握：8086存储器分段、20位物理地址的形成、 课外作业及思考题 1）要求牢记 8086CPU 内部寄存器的名字、基本用法（这是学习汇编编程的基础） 课 后 记 载 :.第 4 课 次 授 课 计 划 国庆休假 基本内容: 目的要求: 难 点: 教学环节及组织: 前次课程内容回顾 新课讲授 课外作业及思考题 课 后 记 载 :.第 5 课 次 授 课 计 划 基本内容: 第2 章 8086体系结构（2） 2.2 8086系统的结构和配置（存储器结构） 目的要求: 基本掌握8086微处理器管脚的功能； 了解最大及最小模式下管脚的不同定义； 熟练掌握物理地址/逻辑地址的概念；（重点） 掌握存储器结构和分段的意义； 熟练掌握物理地址的形成方式；（重点） 掌握8086 CPU访问存储器的方式；（重点） 掌握堆栈段的使用。 （重点） 难 点: 存储器的组成：偶地址体、奇地址体 8086 CPU访问存储器的方式； 堆栈段的使用 教学环节及组织: 复习巩固 8086 CPU的内部结构：BIU+EU 8086 CPU的寄存器结构 8086 CPU的管脚：40个 前次作业课堂评讲1、3、4（特别提醒注意第4题（2）小题考虑周全） 新课讲授 2 8086体系结构 2.1 8086 CPU结构 8086 CPU 的管脚 讲清楚地址/数据线复用的问题，强调不得以而为之 2.2 8086系统的结构和配置 8086存储器结构 常识： 存储空间以字节为单位，一个字节分配一个唯一的20位物理地址 两个连续的字节称为一个字，低地址对应低字节，高地址对应高字节 存储器的组成：偶数地址单元+奇数地址单元 难点分析（对照课件图分析）： 将1MB的存储空间分成两个512KB的存储体，一个存储体中包含偶数地址单元，另一 个包含奇数地址单元。两个存储体之间采用字节交叉编址方式。 偶数地址单元与数据总线的低8位相连，奇数地址单元与数据总线的高8位相连。 地址总线A 0 用于区分当前访问的存储体。. 8086 CPU访问存储体的方式 难点分析（对照课件图分析）： 特别注意A 0 和 引脚的配合 BHE 由此推出“对准字”的概念：从偶地址开始的字 存储器的分段 课堂讨论：什么是段？为什么要分段？ 由于8086可以寻址20位地址空间，所以字或字节必须表示成20位的二进制。但是 8086设计是用来执行16位计算的，它只能处理16位长的字。所以必须设计一个巧妙的 方法来表示地址-存储器分段。 20位物理地址的形成。物理地址PA=段基址×16 + 偏移地址 堆栈段的使用 强调：以字为单位进行出入栈的操作，工作方式为“先进后出”。 课堂练习、分析 小结 1）主要学习了 Intel 8086 存储器的组成和工作原理 2）重点掌握：8086存储器分段、20位物理地址的形成、CPU 对存储器的访问方式。课外作业及思考题 1）思考：段地址、偏移地址、物理地址的含义和相互关系 2）课后习题4-20 课 后 记 载 : BHE.第 6 课 次 授 课 计 划 基本内容: 第2 章 8086体系结构（3） 2.2 8086系统的结构和配置（输入/输出结构、最大和最小模式系统） 2.3 8086 CPU内部时序 目的要求: 了解8086输入/输出结构； 理解最大和最小工作模式应用场合； 掌握最小工作模式的系统典型配置；（重点） 熟练掌握时序基本概念；（重点） 掌握最小模式下读写总线周期时序。 难 点: 各种工作时序的分析 教学环节及组织: 复习巩固 存储器的组成： 以字节为单位，1M存储空间分为偶地址体+奇地址体。以偶地址开始的字称为“对准字”。 存储器的分段：可分为若干个逻辑段（容量不大于64KB） 逻辑地址和物理地址：物理地址（20位）=段基址（16位）×16 + 偏移地址（16位） 堆栈段的使用：以字为单位，遵循“先进后出”的原则 新课讲授 2 8086体系结构 2.2 8086系统的结构和配置 8086 输入/输出结构 简单介绍CPU要通过接口与外设实现输入/输出，外设地址的编制方法和访问指令。 此部分内容不展开，到第5、6章深入学习。 8086 的最小和最大模式系统 最大、最小模式应用场合 结合课件中的图分析最小、最大模式下系统典型配置。最下模式重点讲。 重点强调：地址锁存器的作用 8086 CPU的地址/数据引脚复用，利用地址锁存器才能分离数据和地址信号。2.3 8086 CPU的内部时序 时序基本概念 时钟周期（状态周期）：CPU的最小定时单位，由系统时钟的频率确定。若8086的主 频为10MHz，一个时钟周期为100ns 总线周期（机器周期）：CPU从存储器或I/O口存取一个字或字节的时间。利用总线 完成一次数据传送的时间 指令周期：完成一条指令所需要的时间，由一个或多个总线周期组成. 各周期间的关系：时钟周期是最小时序单位，总线周期由若干时钟周期组成，指令周 期包含若干总线周期（因指令功能而异）。 总线周期的时序 一个基本的总线周期由4个时钟周期组成，即T 1 、T 2 、T 3 、T 4 CPU在T 3 周期时钟脉冲上升沿检测READY线号，若无效则插入若干T w 周期，直至 READY信号有效。 最小模式下读写总线周期时序分析 对照课件图进行分析。注意分析 、ALE、 、 、READY 信号的变化 BHE RD WR 本章小结 1）8086 CPU的内部结构：BIU+EU 2) 8086 CPU的寄存器结构（重点，要求熟记名字、使用） 3）8086 CPU的引脚和功能：40个，地址和数据复用 4）8086存储器结构：分段、20位物理地址的形成、CPU 对存储器的访问方式 5）8086 CPU 的内部时序：明确计算机是一个时序系统，重点掌握几个周期的定义和关系。 前次作业随堂评讲 出现的错误多为计算错误，即没有使用十六进制运算原则。 课 后 记 载 :.第 7 课 次 授 课 计 划 基本内容: 第3 章 8086的指令系统（1） 3.1 8086指令的特点 3.2 8086的寻址方式 3.3 8086的指令格式及数据类型 目的要求: 了解8086指令的特点、格式 理解各种寻址方式（重点） 熟练掌握EA 有效地址的计算（重点） 难 点: EA地址的计算 教学环节及组织: 复习巩固 上一章学习了微机的基本结构和8086 CPU的组成，特别是8086寄存器的组成、功能和作 用，以及分段地址管理的基本原理。 新课引入 已知微机的执行过程是由程序（指令的集合）控制执行的，本章将介绍其指令的格式、功 能和应用编程。 3 8086的指令系统 基本概念：指令、指令系统、程序、程序设计语言（机器语言、汇编语言和高级语言） 3.1 8086指令的特点（稍作解释） 3.3 8086的指令格式及数据类型 格式：操作码+操作数 操作数个数：单个、两个、三个（其中一个为指令隐含的） 操作数数据类型：无符号数、有符号数、ASCII码、BCD数 3.2 8086的寻址方式 EA地址：组合计算的逻辑偏移地址。对应图3.1存储器地址分析 寻址方式：如何寻找 8086微理器指令的操作数来源的方式 立即、寄存器、直接、寄存器间接、基址/变址、基址+变址、串、I/O 端口寻址 重点讲解 结合例题和图分析讲解各寻址方式的含义，EA 地址的计算 课堂练习 课后习题 1 小结：主要介绍了8086的指令系统、指令格式，重点掌握各寻址方式的特点和EA的计算。 课外作业及思考题 1）牢记各种寻址方式，思考访问存储器的寻址方式有哪几种？ 本章总结 8086的寻址方式（掌握定义、各类寻址方式中EA的计算方法） 立即寻址 寄存器寻址 直接寻址 寄存器间接寻址 基址/变址寻址 基址变址寻址. 串寻址 I/O端口寻址 8086指令格式和数据类型 8086指令集（每类指令中掌握常用指令） 数据传输类 算术运算类 逻辑运算类 串操作类 程序控制类 处理机控制类 强调： 指令的学习是后续章节特别是汇编语言程序设计的基础，要认真对待； 指令的学习不要死记硬背，要多读（例程）多想（可否用其他指令代替）多练 课外作业及思考题 总结常用指令的格式、操作数要求、功能和应用 总结8086存储器寻址方式 课 后 记 载 :.第 8 课 次 授 课 计 划 基本内容: 习题课：第3章作业讲评 目的要求: 难 点: 教学环节及组织: 课外作业及思考题 课 后 记 载 :.第 9 课 次 授 课 计 划 基本内容: 第4章 存储器原理与接口(1)4.1 存储器分类 4.2 多层存储结构概念 4.3 主存储器及存储控制 目的要求: 了解存储器的分类与性能，理解多层存储结构概念 掌握RAM和ROM的结构和工作原理 重点掌握主存储器的技术指标、基本组成、基本操作及存储器译码方式（重点） 难 点: RAM和ROM的工作原理、存储器译码方式 教学环节及组织: 新课引入 从第1章中已知计算机的基本结构由CPU、存储器、IO接口和BUS组成，计算机的所有软件程 序都是存放存储器中，才能执行之。从而应当清楚存储器的基本结构和工作原理。 新课讲授 4 存储器原理与接口 4.1 存储器分类 存储器概念：许多存储单元的集合，用以存放计算机要执行的程序和有关数据。 强调：每个存储单元有一个固定的地址，若存储器地址译码器的输入地址线为n，则存储 器的单元数为2 n 。 存储器分类：分类标准很多 按构成存储器的器件和存储介质分类，本章关注半导体存储器 按存储器存取方式分类，：主要分为ROM和RAM 按在计算机中的作用分类：主要分为主存、辅存和缓存 ROM 和RAM ROM (Read Only Memory) 意指只读存储器 工作原理：对照课件图分析ROM存储单元电路 特点：微机在线运行过程中，只能对其进行读操作，而不能进行写操作。电源关 断，信息不会丢失，属于非易失性存储器件；常用来存放不需要改变的信息。 根据工艺不同，还有MROM、PROM、EPROM、E2PROM RAM（Random Access Memory）意指随机存取存储器。 特点：微机工作过程中，可以随机地对其中的各个存储单元进行读写操作。 分类：静态随机存取存储器SRAM、动态随机存取存储器DRAM 工作原理：对照课件图分别分析SRAM、DRAM存储单元电路 课堂讨论SRAM与DRAM的区别 SRAM DRAM 信息保存方式 多个晶体管组成电路来保存 利用单个晶体管和寄生电容来保存 特点 状态稳定，只要不掉电，信息 不丢失； 集成度低 速度快，可用于高速缓存 即使不掉电也会因电容放电而丢失信息， 故需刷新电路； 电路简单，功耗小，集成度高； 容量较大； .4.2 多层存储结构概念 存储器的作用是存储程序和数据，但由于对速度和容量的要求、价格因素的考虑等，需要将程 序和数据存储在不同的器件和设备上，并基于此引申到以后的存储体系的建立。 对应课件上的图形分析多层存储结构的形成和功能。 4.3 主存储器及存储控制 存储器的主要技术指标 存储器是用来存放程序和数据的，其衡量指标主要有：存储容量、存取周期、取数时间、 可靠性、性能价格比。 强调：存储容量的表示。 课堂提问存储器容量与地址条数的关系？ 主存储器的基本操作（对应课件图说明CPU对存储器的读写操作） 注意：先送地址再进行数据传送，以及读写信号线的状态变化。 主存储器的基本组成 存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。 外围电路：地址译码电路、逻辑控制电路、输入/输出电路 地址译码方式（对应课件中的图进行分析） 单译码方式字结构 双译码方式复合译码方式 常用译码芯片介绍74LS138 小结 主要学习半导体存储器中的存储器分类、性能和随机存取存储器（RAM）和只读存储器（ROM） 的工作原理。理解多层存储结构的概念。重点掌握主存储器的技术指标、基本操作、基本组成、工 作原理。 课外作业及思考题 课后习题：2、3、9 课 后 记 载 :.第 10 课 次 授 课 计 划 基本内容: 第4章 存储器原理与接口(2) 4.4 8086系统的存储器组织 4.5 现代内存芯片技术 目的要求: 掌握存储器与CPU的连接技术（重点） 掌握存储器扩展的基本方法（重点） 难 点:存储器扩展的基本方法(地址译码) 教学环节及组织: 复习巩固 存储器分类 随机存取存储器：SRAM、DRAM 只读存储器：ROM 多层存储结构概念 主存储器及存储控制 主存储器的主要性能指标：容量、速度、可靠性 主存储器的基本组成以及基本操作 存储器译码方式 新课引入 存储器的总容量通常都比单片芯片的容量大，则需要由多片芯片组成，如何将多块芯片连 成一个大容量的存储器体。就是本节课需要解决的问题。 新课讲授 4 存储器原理与接口 4.4 8086系统的存储组织 CPU 对存储器进行读写操作过程 CPU 与存储器的连接 由芯片组成的存储器，主要是解决地址线、数据线和控制线与CPU的连接这三种线的 连接问题。 除此之外，还存在另外几个问题，即总线的负载能力以及存储器与CPU各自固有时间 特性间的配合问题。 存储器接口（RAM和ROM芯片） 复习引脚信号中地址线根数与芯片存储容量的关系。 存储器的扩展（重难点） 问题提出 如何用容量较小、字长较短的芯片组成微机系统所需容量和字长的存储器？ 利用例题分析，分别说明位扩展、字扩展和同时扩展的连接方法。 位扩展 连接方法：采取地址线、片选线和读写线的并联结构，而数据线采取串联结构。 字扩展 连接方法：将地址线、数据线、读/写线各自并联，而将片选线单独引出，决定每一 片芯片的地址范围；使存储器的地址空间为各个芯片地址空间之和。 字位同时扩展.将上述两种方法结合使用，一般先扩展位，再扩展字。 假设存储器的容量为M*N位，而使用的存储器芯片的容量为L*K位，那么这个存储器共需要芯 片数：M*N/（L*K） 。 难点解析地址译码 实现芯片的片选时，需要外加电路，其实现方法有如下三种： 1）选线方式 直接用CPU地址总线中某一高位线作为存储器芯片的片选信号，简称为线选法。 2）全译码方式将高位地址线全部作为译码器的输入，用译码器的输出作片选信号。 3）部分译方式 将高位地址线的一部分为译码器的输入，用译码器的输出作存储器芯片的片选信号。 注意：以上 2、3方式中，低位地址线用作字选，与芯片的地址输入端直接相连；高位地址线 全部连接进译码电路，用来生成片选信号。 复习：8086本来有16位的数据线，为了在进行字节存取时，不改变其它字节的内容，8086采 用了A0低8位数据的允许信号；BHE信号作为高8位数据的允许信号。 小结 本节课主要学习了 CPU 与存储器的连接、存储器的扩展方法。重点掌握地址线、数据线和控制 线与8086CPU 的连接方法，存储器的扩展重点掌握片选信号的生成、存储地址的分析。 课外作业及思考题 阅读课本，重点复习地址译码与存储容量分析、存储器扩展方法。 课 后 记 载 :.第 11 课 次 授 课 计 划 基本内容: 第5章 微型计算机的输入输出（1） 5.1 CPU 与外设通信的特点 5.2 输入/输出方式 5.3 CPU 与外设通信的接口 5.4 8086 CPU 的输入/输出 目的要求: 熟悉外部设备接口的主要功能，作用，一般结构 熟练掌握I/O端口地址译码技术（重点） 掌握CPU与接口之间传送信息的方式（重点） 难 点: I/O端口地址译码技术 教学环节及组织: 复习巩固前面学习RAM和ROM存储器的结构和工作原理,同时介绍了常用的RAM和ROM芯片，并介 绍了存储器的扩展和CPU与存储器的连接。 新课引入 微机只有CPU是不能工作的，若加上存储器就基本具备工作的条件了,但它还不能很好地 为我们服务, 必须配上外部设备，才能进行工作。外部设备与CPU之间如何连接、如何通信与 传输数据等问题，就是本章要解决的问题。 CPU如何找到需要传输数据的端口地址，就得必须对端口进行编号，CPU寻找规定端口的 过程就是提供地址信号进行译码的过程。 新课讲授 5 微型计算机的输入/输出 5.1 CPU与外设通信的特点 计算机与外围设备进行通信的过程中，输入输出设备是必不可少的组成部分。 接口的基本概念 指两台计算机之间、计算机与外围设备之间、计算机内各部件之间起连接作用的逻辑电路， 是CPU与外界进行信息交换的中转站。 强调：外设与CPU信号的不同，如电平，格式，速度，负载等，因此需要接口进行协调。 接口的功能、特点 锁存功能 缓冲隔离功能 转换功能 联络功能 对外围设备编址（译码）功能 中断管理功能 注意：接口与端口的区别 接口的结构（对应课件中的图简介接口由若干端口、地址译码电路、控制逻辑电路构成） I/O 端口的寻址方式 I/O端口和存储器统一编址方式 I/O和存储器分别独立编址方式 课堂练习分析比较两种寻址方式的特点。 I/O端口地址译码方法 用门电路、译码器、或与大规模集成电路相连组成的译码电路.5.4 8086 CPU的输入/输出 8086 CPU对于外部设备采用 I/O映射的端口寻址方式，利用I/O指令在AL/AX寄存器与输入/ 输出口之间进行传输。端口寻址包括： 直接寻址输入输出指令(八位端口地址) DX 寄存器间接寻址输入（十六位端口地址） 动画演示 IN/OUT 指令执行过程。再次复习 CPU 工作原理，同时加深理解接口的作用，以 及端口地址的设计、分析。 5.2输入/输出方式（简要介绍，具体内容接口部分详细分析） 传送方式一般有四种：无条件方式、查询方式、中断方式和DMA方式。 5.3 CPU与外设通讯的接口 无条件传送方式（同步传送方式） 定义：指CPU对外设接口的读写随时都可以进行，不需要等待某种条件的满足。 应用范围：无条件传送方式仅局限于外部控制过程的各种动作时间是固定且是已知的 前提下，直接用IN或OUT指令与外设进行传送数据。 接口设计：输入加三态缓冲器，输出加锁存器 常用接口芯片：74LS244（输入） 、74LS273（输出） 例题分析设计一个输出接口，控制8个发光二极管，每隔1秒钟点亮一只（只有一 只亮） ，从左到右循环往复。 注意：端口地址的确定 查询方式输入输出（异步传送方式） 定义：指CPU在与外设传递数据前，首先查询外设的状态（即条件） ，若外设准备好才 传送，若未准备好，CPU就等待。 接口设计：在无条件方式接口电路基础上要增加状态端口。 例题分析假设从某输入设备上输入一组数据送缓冲区，若缓冲区已满则输出一组信 息“BOFFER OVERFLOW” ，然后结束。 小结 本节课中主要介绍了 I/O 接口的功能及结构，I/O 端口地址译码技术（I/O 端口的寻址方式、 I/O 端口地址分配、I/O 端口地址译码方法） ，8086 CPU 的输入/输出指令，以及输入/输出方式。重 点掌握 CPU 与接口之间传送信息的方式中的无条件传送方式（同步传送方式）和查询方式输入输 出（异步传送方式） 。 课外作业及思考题 阅读课本内容，重点为 5.3 CPU与外设通信的接口 课 后 记 载 :.第 12 课 次 授 课 计 划 基本内容: 第5章 微型计算机的输入输出（2）中断控制 I/O 方式、直接存储器存取（DMA）方式 第6章 可编程接口芯片（1） 6.1.1 可编程接口概述 6.1.2 可编程并行接口芯片8255A 目的要求: 掌握CPU与接口之间传送信息的方式 掌握 8255并行接口芯片的结构及引脚功能、工作方式、8255A 的命令字和初始化编程（重点） 难 点: 8255A 控制字、端口地址的确定和初始化编程 教学环节及组织: 复习巩固 前次课学习了 I/O 接口的功能及接口，重点分析了 I/O 端口地址译码技术，8086 CPU 的输入/ 输出指令，以及输入/输出方式。 其中详细分析了 CPU 与接口之间传送信息的方式中无条件传送方式（同步传送方式）和查询 方式输入输出（异步传送方式） 。本次课继续学习另外两种传输方式。 新课讲授 5 微型计算机的输入/输出 5.3 CPU与外设通讯的接口 查询方式输入输出（异步传送方式） 优先级问题。一般由用户设定轮询顺序定义。 中断控制 I/O 的方式 通过与查询方式比较简要说明中断控制方式的工作原理与特点。详细内容在第 7章学习。 直接储存器存取方式DMA(Direct Memory Access) 定义：在外设与存储器之间直接建立起一个通道，数据传送时不再经过CPU传送，则数 据传送的时间将会大大缩短。 应用范围：高速、大容量数据传输场合。 工作原理：动画演示（7步） 本章小结 重点掌握接口与端口概念、端口寻址方式、端口译码计数、8086 CPU 输入/输出方式（能比较 各方式的特点） 在第6章中介绍CPU与接口之间传送信息方式，在第7章中我们将介绍具体的接口芯片, 学习 其初始化编程和在微机系统中的应用。 6 可编程接口芯片 6.1.1 可编程接口概述 通过一个简单的具有输入和输出功能的可编程接口电路的分析，引入可编程接口定义： 用户可以通过指令设置接口的工作模式，提高计算机硬件系统的灵活性。 可编程接口芯片的基本组成：若干数据端口、控制端口（存放控制字） 、译码电路等。 可编程芯片的本质就是把各种功能电路集成到一个芯片中。.6.1.2 可编程并行接口芯片8255A 提问什么是并行通信？有何特点？如何实现？ 8255A的功能、特点：通用的可编程的并行接口芯片，它有三个并行I/O端口，又可通过编 程设置三种工作方式。 价格低廉，使用方便，在中小系统中有着广泛的应用。 8255A的内部结构： 数据端口（8位A、B、C） 、A/B组控制电路、读/写控制逻辑、数据总线缓冲器 8255A的外部引脚（40个） （1）和CPU相连的信号线：D0D7、读写控制 、 、 、A0、A1 RD WR CS （2）与I/O设备相连的信号线：PA0PA7、PB0PB7、PC0PC7 （3）其他的信号线:电源与地、Reset 端口地址分析通过例题复习端口地址译码。 8255A的控制字 8255A的控制字（对照课件中的图解释控制字对应位的定义） 方式选择控制字 端口C按位置1/复位控制字 注意： 方式选择控制字要写入控制端口。 对端口C进行置1或复位控制字必须写入控制端口，而不是写入端口C。 8255A的工作方式与编程 方式0：简单输入/输出方式 A，B，C三个端口均可工作于该方式。 适用范围： 无条件数据传送；把C口的某一位作为状态位，实现查询方式的数据传送。 例题分析复习七段码显示查表算法，重点分析8255A的硬件连接和初始化编程 小结 学习了第5章中中断控制I/O和DMA数据输入/输出方式。初步学习可编程接口芯片。 重点掌握8255并行接口芯片的结构及引脚功能、工作方式、8255A的命令字和初始化编程。 课外作业及思考题 课 后 记 载 :.第 13 课 次 授 课 计 划 基本内容: 第 6章 串行输入/输出接口 6.2 串行通信接口 目的要求: 掌握串行通信接口的基本概念和标准 了解同步通讯方式及其通讯规程和数据格式 掌握异步通讯方式及其数据传输格式，波特率的概念（重点） 掌握可编程串行接口芯片8251A的内部结构、外部引脚 了解 8251A 初始化编程以及应用 难 点: 串行通信的同步 教学环节及组织: 新课引入 在上一章节中我们学习了并行通信的知识和相关接口芯片的功能和应用，本章将学习串行 通信的基本概念，以及实现串行通信的接口芯片8251的结构和应用。 新课讲授 6 串行输入/输出接口 6. 2 串行通信接口 串行通信的实现 课堂提问什么是串行通信？（与并行通信比较分析） 常用的串行通信接口：RS232C接口、USB接口 串行通信的特点： 速度较慢（相同的数据传输速率下） 引线少（RS-232C接口常用3根线，USB接口规定4根线） 距离长。由于