Cadence快速学习入门教学教材.doc

#*Cadence SPB15.7 快速入门视频教程目录第 1 讲 课程介绍，学习方法，了解 CADENCE 软件 第 2 讲 创建工程，创建元件库 第 3 讲 分裂元件的制作方法 区别（Ctrl+B、Ctrl+N 切换 Part） 点击 View，点击 Package 可以显示所有的元件 Part 1、homogeneous 和 heterogeneous 2、创建 homogeneous 类型元件 3、创建 heterogeneous 类型元件 第 4 讲 正确使用 heterogeneous 类型的元件 增加 packeg 属性。点击 Option，选择 Part Properties，选择 new，增加属性。用于在原 理图中确定同一块的元件。 1、可能出现的错误 2、出现错误的原因 3、正确的处理方法 第 5 讲 加入元件库，放置元件 1、如何在原理图中加入元件库 2、如何删除元件库 3、如何在元件库中搜索元件 4、放置元件 5、放置电源和地 第 6 讲 同一个页面内建立电气互连（设置索引编号，Tools 里面，Annotate 来设置） 1、放置 wire，90 度转角，任意转角(画线时按住 Shift) 2、wire 的连接方式 3、十字交叉 wire 加入连接点方法，删除连接点方法（快捷键 J） 4、放置 net alias 方法（快捷键 n） 5、没有任何电气连接管脚处理方法（工具栏 Place no Conection） 6、建立电气连接的注意事项 第 7 讲 总线的使用方法 1、放置总线（快捷键 B） 2、放置任意转角的总线（按住 Shift 键） 3、总线命名规则（LED0:31，不能数字结尾） 4、把信号连接到总线（工具栏 Place Bus entry 或者 E） 5、重复放置与总线连接的信号线（按住 Ctrl 向下拖） 6、总线使用中的注意事项 7、在不同页面之间建立电气连接(工具栏 Place off-page connector) 第 8 讲 browse 命令的使用技巧(选中 dsn 文件，选择 Edit 中的 browse) 1、浏览所有 parts，使用技巧（浏览元件，双击元件 可在原理图上找到元件） 2、浏览所有 nets，使用技巧（浏览网络） 3、浏览所有 offpage connector，使用技巧（页面间的连接网络，一般一个网络至少会在两 个页面中出现） 4、浏览所有 DRC makers，使用技巧（DRC 检测）#*第 9 讲 搜索操作使用技巧（右上脚的望远镜那，按下下拉三角可以设置搜索的范围） 1、搜索特定 part（查找元件） 2、搜索特定 net（查找网络） 3、搜索特定 power（查找电源） 4、搜索特定 flat nets（将搜索的网络在一个原理图中都高亮显示） 第 10 讲 元件的替换与更新(打开 Designer Cache，选中元件，右键打击，选择 Replace Cache或者 Update Cache) 1、replace cache 用法（New Part Name 选择替换元件，Part Library 库的位置，Action 1、 保存原理图属性（比如编号），2、去除所有属性） 2、update cache 用法（同 replace Cache，如果更改了元件，可以用 updata 把最新的元件模 型更新进来） 3、replace cache 与 pdate cache 区别（replace 可以更改元件与元件库的连接关系，封装属性 只能用 replace 的不保存属性来更新封装信息） 第 11 讲 对原理图中对象的基本操作 1、对象的选择 2、对象的移动（默认是保持现有连接的移动，可以按住 Alt 可以断开连接），（断开后如 不能移动连接：打开菜单栏 Options，打开 prefrence，选择 Miscellaneous， 勾选右下角 wire Drag） 3、对象的旋转(选中元件，然后按住 R 键) 4、对象的镜像翻转(选中元件，选择菜单栏 edit 中的 mirror（文本和位图不能镜像）) 5、对象的拷贝、粘贴、删除（按住 Ctrl，然后选中元件并拖动） 第 12 讲 1、修改元件的 VALUE 及索引编号方法（双击 VALUE 或者索引编号就可以直接改了） 2、属性值位置调整（选中并拖动） 3、放置文本（菜单栏 place，text（换行按住 Ctrl 和 Enter）。或者工具栏 Text） 4、文本的移动、旋转、拷贝、粘贴、删除 5、编辑文字的大小、字体、颜色（双击可编辑） 6、放置图形（工具栏中选择形状放置） 第 13 讲 如何添加 footprint 属性（元件属性竖排显示，将鼠标放在左上角元件的上一栏空 白位置，右键单击，选择 pivot） 1、在原理图中修改单个元件封装信息（双击元件在 PCB Footprints，在封装里面编辑入你 的封装 ） 2、在元件库中修改封装信息，更新到原理图（打开元件，选择 options，选择 package properties） 3、批量修改元件封装信息（选中所有要编辑的元件，将鼠标放在元件上变成十字之后右键 单击，选择 Edit Properties。全部选中 PCB Footprint，在最上面 一栏鼠标右键单击选择 Edit，可以统一编辑）（也可以选中一页进 行修改） 两种方法：（1） 直接针对元件修改，（2）在 property editor 中选择元件修改 4 检查元件封装信息是否遗漏的快速方法第 14 讲 生成网表 1、生成 netlist 前的准备工作 （检查原理图，检查是否有电气连接的错误）（取消所有的 索引编号，然后再更新索引，注意配置 Package）#*（进行 DRC 检查，选择 Tools，Design Rules Check(Report 里面可 以不选 Report all net name,一般不选 Check SDT compatibili)） (在 Session log 里面看检查信息，在工程栏下面) 2、生成 netlist 方法 （选择 DSN 文件，Tools，Creat Netlist，点击 PCB Footprint，一般选 择默认的勾选，点击确定）第 15 讲 后处理 1、生成元件清单(选中 dsn 文件，选中 Reports，选择 CIS Bill of Materials 选择 Standard。) （在 Peport Properties 里面选择清单输出的内容 Output Format 里面是已 经选择的要输出的内容，选择 Export BOM report to Excel（选择 Excel 输出），点击确定） （选中 DSN 文件，选择 Tools，选择 Bill of Materials，选择默认的点 OK，将相同元件的显示在一起，并显示数量） 2、打印原理图 （选择 DSN，点击 File，选择 Print 或者 Print Setup） （选中画图页面，右键单击，选择 Schematic Page Properties，点击 Grid Reference 选择需要打印的东西，比如边框 Title 等等）第 16 讲 高速电路设计流程，本教程使用的简化流程（原则：设计即正确） 设计流程：布线前仿真：主要是解空间的分析，比如对线长的约束设计（线长必须在 100mil 到 200mil之间，可以用 SI 仿真），对线宽，线距设计，线和过孔距离的设计。差分对线直#*接的距离。径状线的长度等。仿真之后可以得到一个解空间，对这些设计的的长度的信 息给一个约束范围。 使用约束驱动布局。可以对你的布局进行判断是否满足约束条件。 最费事的是前仿真和后仿真。要设计约束条件。 布线后验证，DRC 检查和 DB doctor 数据库的检查。 输出布局文件 制板测试。 第 17 讲 Allegro 常用软件模块介绍，各个软件模块之间的关系 第 18 讲 Allegro PCB Editor 软件操作界面介绍 1、可以通过 File，Change Editor 来切换组件 2、Fix 用与锁定元件，使元件不能移动 3、Options 会显示当前控制命令和参数，动作和设置 4、find 可以查找元件，选择 Find By Name 来选中元件 可以查看一个命令能够对对象进行操作的内容。 5、VisiBility 选择显示的对象，比如显示的层。 6、缩略图窗口，可以在该窗口中选择显示的位置。可以按住鼠标中键 选择显示位置，或者按住 Shift+鼠标左键移动显示位置。 7、Command 为命令执行窗口，可以在 Commad 里面直接执行命令。 8、菜单 display ，color/ 可以进行颜色设置 第 19 讲 allegro 中两个重要的概念：class 和 subclass 是什么。工程图纸：有 Title ，有标注，有电路路板尺寸的。 Class 和 Sub Class 是 Cadence 的两种数据组。 菜单 Display，Color/Visibility。能显示所有的类和子类。将 Class 分成多个组。 也可以在 Option 中选择 Class 和 Sub Class#*Class：在 Stack-Up（组）中可以分为 PIin，Via，Drc，Etch，Anti Etch，Boundary 等 类Sub Class：一个 Class 中细分后有很多 Sub Class。 Stack-Up：（Soldermask：阻焊层；Pastemask：加焊层） Geonmetry：（Outline：边框外形；AssemblyNotes/Dfa：装配信息； Dimension：电路板尺寸标注；PlaceGrid/RRoom：自动布局有关； Silkscreen：丝印层；Place_Bound：元件在板子上占的用的范围； Body_Center：中心标记） Components：（Comp Value：标注元件的值；Dev Type：元件的类型；Ref Des： 元件的索引编号） Manufactring：加工制造的一些信息（Photoplot_Outline：场所光绘文件的参考线；No_Gloss：标注的范围内不能执行 Gloss；Ncdrill：表示钻孔数据 Probe；飞针测试） Areas：区域（Route Ko：不能布线区；Via Ko：不能过孔；Package Ko：不能放 置元件；Package Ki：在该区域放置元件） 第 20 讲 一.零件建立在 Allegro 中, Symbol 有五种, 它们分别是 Package Symbol 、Mechanical Symbol、Format Symbol、Shape Symbol、Flash Symbol。每种 Symbol 均有一个 Symbol Drawing File(符号绘图文件), 后缀名均为*.dra。此绘图文件只供编辑用, 不能给 Allegro 数据库调用。Allegro 能调用的 Symbol 如下:1、Package Symbol一般元件的封装符号, 后缀名为*.psm。PCB 中所有元件像电阻、电容、电感、IC 等 的封装类型即为 Package Symbol。2、Mechanical Symbol由板外框及螺丝孔所组成的机构符号, 后缀名为*.bsm。有时我们设计 PCB 的外框及 螺丝孔位置都是一样的, 比如显卡, 电脑主板, 每次设计 PCB 时要画一次板外框及确定螺 丝孔位置, 显得较麻烦。这时我们可以将 PCB 的外框及螺丝孔建成一个 Mechanical Symbol, 在设计 PCB 时, 将此 Mechanical Symbol 调出即可。3、Format Symbol由图框和说明所组成的元件符号, 后缀名为*.osm。比较少用。4、Shape Symbol供建立特殊形状的焊盘用, 后缀为*.ssm。像显卡上金手指封装的焊盘即为一个不规则 形状的焊盘, 在建立此焊盘时要先将不规则形状焊盘的形状建成一个 Shape Symbol, 然后 在建立焊盘中调用此 Shape Symbol。5、Flash Symbol二、焊盘连接铜皮导通符号, 后缀名为*.fsm。在 PCB 设计中, 焊盘与其周围的铜皮相连, 可以全包含, 也可以采用梅花辨的形式连接, 我们可以将此梅花辨建成一个 Flash Symbol, 在建立焊盘时调用此 Flash Symbol。#*其中应用最多的就是 Package symbol 即是有电气特性的零件,而 PAD 是 Package symbol 构成的基础. 建立 PAD启动 Padstack Designer 来制作一个 PAD,PAD 按类型分分为:1. Through,贯穿的;2. Blind/Buried,盲孔/埋孔;3. Single,单面的.按电镀分:1.Plated,电镀的;2.Non-Plated,非电镀的.a.在 Parameters 选项卡中, Size 值为钻孔大小;Drill symbol 中 Figure 为钻孔标记 形状,Charater 为钻孔标记符号,Width 为钻孔标记得宽度大小,Height 为钻孔标记得高度 大小;b.Layers 选项卡中,Begin Layer 为起始层,Default Internal 为默认内层,End Layer 为结束层,SolderMask_Top 为顶层阻焊, ,SolderMask_Bottom 为底层阻焊 PasteMask_Top 为顶层助焊, PasteMask_Bottom 为底层助焊;Regular Pad 为正常焊盘大小值,Thermal Relief 为热焊盘大小值,Anti Pad 为隔离大小值.建立 Symbol三、1.启动 Allegro,新建一个 Package Symbol,在 Drawing Type 中选 Package Symbol,在 Drawing Name 中输入文件名,OK.2.计算好坐标,执行 Layout?PIN,在 Option 面板中的 Padstack 中找到或输入你的 PAD,Qty 代表将要放置的数 量,Spacing 代表各个 Pin 之间的间距,Order 则是方向 Right 为从左到右,Left 为从右到左,Down 为从上到下,Up 为从下到 上;Rotation 是 Pin 要旋转的 角度,Pin#为当前的 Pin 脚编号,Text block 为文字号数;3.放好 Pin 以后再画零件的外框 Add?Line,Option 面板中的 Active Class and Subclass 分别为 Package Geometry 和 Silkscreen_Top,Line lock 为画出的线的类型: Line 直线;Arc 弧线;后面的是画出的角度;Line width 为线宽.4.再画出零件实体大小 Add?Shape?Solid Fill, Option 面板中的 Active Class and Subclass 分别为 Package Geometry 和 Place_Bound_Top,按照零件大小画出一个封闭 的框,再填充之 Shape?Fill.5.生成零件 Create Symbol,保存之!1. Allegro 零件库封装制作的流程步骤。 （使用 menter Graphics 查询封装尺寸）（打开 pad designer 1、选择焊盘模式 2、在 Designer Layers 设置 BEGIN LAYER 在 mask Layers 设置 SOLEDRMAKST_TOP 和 PASTMASK_TOP 3、保存） 2. 规则形状的 smd 焊盘制作方法。 3. 表贴元件封装制作方法。#*（打开软件，新建封装 package symbol 打开 Setup，选择 Designer Parameters,选择 DesignExtents 设置编辑尺寸） 选择 Layout，pin，在 Option 界面设置然后然后 add line 添加添加 Package_Geometry 中的中的 Assembly_Top（装配层）（装配层） 添加添加 Package_Geometry 中的中的 Silkscren_Top（丝印层）（丝印层） Add Rectangle 添加添加 Package_Geometry 中的中的 place_Bound_Top(元件占用空间元件占用空间) Layout，Labels，RefDes 在在 Ref Des 类中加类中加 Assembly_Top (做索引标号做索引标号) Layout，Labels，RefDes 在在 Ref Des 类中加类中加 Silkscreen_Top (做丝印层标号做丝印层标号) 保存。是一个 PSM 文件。 第 21 讲 1. BGA272 封装制作 TI DSP6713 2. 如何设置引脚名称，如何修改引脚布局#*第 22 讲 如何创建自定义形状焊盘 设计焊盘：打开 PCB Editor File，new，shape symbol，保存好。 设置图纸大小，设置网格间距。 Shape Rectongular （Etch，TOP，） 画矩形。 Shape circle （Etch，TOP） 画圆 出现了 DRC 错误 选择 shape，merge shape（融合多个焊盘，去除 DRC 错误） 选择 File ，Creat symbol，输入文件名保存为 ssm 文件（图形文件） 再设计阻焊层：打开 PCB Editor File，new，shape symbol，保存好。 设置图纸大小，设置网格间距。 Shape Rectongular （Etch，TOP，） 画矩形。（比焊盘稍微大一点）Shape circle （Etch，TOP） 画圆 （比焊盘稍微大一点） 选择 shape，merge shape（融合多个焊盘，去除 DRC 错误） 选择 File ，Creat symbol，输入文件名保存为 ssm 文件（图形文件）增加路径 :Setup ，user preferences editor，design_paths,Padpath,psmpath） 打开 pad designer：在 layer 的各个层的设计页面中 在 Geometry，shape,选择你画的焊 盘。 保存。 第 23 讲 SOIC 类型封装制作 （打开软件，新建封装 package symbol，设计尺寸，设计栅格大小） 和其他建立方式类似 第 24 讲 PQFP 类型封装制作，学习引脚的旋转方法 （打开软件，新建封装 package symbol，设计尺寸，设计栅格大小） 和其他建立方式类似第 25 讲 包含通孔类引脚的零件制作，零件制作向导的使用 焊盘设计 选用通孔型， 先要设计一个 Flash 文件，为内层层设计（DEFAULT INTERNAL）使用时做准备 File，new ，flash symbol。设计页面大小，设计栅格大小。#*Add，flash，（Inner 是内径 outer 是外径。Spoke 是开口），设置好后保存。 设计焊盘。（一种方型，一种圆型） 封装向导制作（package symbol（wizard） 第 26 讲 包含非电气引脚的零件制作方法 第 27 讲 如何创建创建电路板 画板宽：add ,line (Board Geometry outline),倒角 manufacture,drafting,fillet,填写倒角半径，分别点击需要倒角的两条边。 设置允许布线区域：setup, Areas, Route Keepin Edit, z-copy,（复制图形） 在 option 中选择 package keepin ，all （contract,offset 设置 比要复制的小多少） 放置定位孔：Place，manually,advanced settings,勾选 Library，回选 Placement List 选择 Package symbols 第 28 讲 设置层迭结构，创建电源层地层平面 Setup，Cross-section，层的名字 层的作用 厚度 ID 材料 左下角点击 physical 将内电层设置为负片（在 negative artwork 处打钩） 给内电层铺铜：使用 z-copy,选择 ETCH（走线层）选择 GROUND 打钩 Create #*dynamic shape(动态铜)，同样选择 POWER。 第 29 讲 导入网表，栅格点设置，DRAWING OPTION 设置 导入网表：File，Import，Logic，左下角设置导入路径 设置网格 grid设置 Drawing Options：打开和 Clines:显示转角填充。 第 30 讲 手工摆放零件（Ctrl+D 进入删除模式，可以删除元器件） 手动放置：Place，manually,advanced settings,勾选 Library，回选 Placement List 选择 Commponents by refdes左边 Selection filters 滤波器选择一致类型的元器件。 第 31 讲 使用原理图进行交互式摆放 进入原理图编辑页面选择 option，preerences，miscellaneous,勾选 Enable Intertool Communcation PCB 编辑页面中打开放置原件界面 Shift+s 第 32 讲 按原理图页面进行摆放 启动原理图：使用 Browse，part 打开原件清单界面选中所有的元件 edit，properties，点击 new，创建一个新的属性 重新建立网表（点击 setup，创建网表时设置配置文件）点击 edit，在 ComponentInstanceProps栏添加上你配置的属性比如 page=YES 勾选 create or update PCB Editor Board ，勾选 allow user defined prop 编辑 PCB 文件的路径。#*导入网表时选中 creat user-defined properties 选中 place，quickplace，选中 place by propetry 中选择 page。根据需求设 置下面的东西。 第第 33 讲讲 使用使用 Allegro PCB Editor 按按 room 进行摆放进行摆放 在 PCB 中设置 room 属性，edit,properties,在 find 下的 find by name 选中 comp(or pin), 在对话框中选中你要放置在一起的原件，然后点 apply，在左侧找到 room，出现编辑 room的属性，编辑属性。 在 pcb 的界面中 添加 room 区域：setup，outlines，room outline，点击 creat ，选择 room的名字，设置 room 的顶层或底层，room:soft。在 pcb 中画出一个框，点击 ok 摆放元件：place,quickplace,place by room,选中要摆放的 room，点击 place. 第第 34 讲讲 使用使用 OrCAD Capture CIS 按按 room 进行摆放进行摆放 在原理图编辑页面，选中原件，右键选择 edit properties, 在 Filter by:的下拉列表中选 择cadence allegro, 在 ROOM 标签下编辑 room 属性,apply。 编辑好后重新生成网表。 重新导入网表，添加 room 区域：setup，outlines，room outline，点击 creat ，选择 room的名字，设置 room 的顶层或底层，room:soft。在 pcb 中画出一个框，点击 ok。 摆放元件：place,quickplace,place by room,选中要摆放的 room，点击 place。 第第 35 讲讲 快速布局，摆放过程中如何自动定位找到零件（通过快速布局，摆放过程中如何自动定位找到零件（通过 Blank rats all，可以关闭所，可以关闭所 有的连接线）有的连接线） 导入网表后，place，quick place，选择 place all components，选择摆放的规则。 Edit，move，在 find 下，find by name 下，选择 symbol(or pin),编写你要选择的原件， 就可以移动你要移动的元件。 第第 36 讲讲 PCB 布局基本知识简单介绍（在布局基本知识简单介绍（在 move 中可以旋转）中可以旋转）ACF451832（EMI 滤波器）滤波器） （在放置滤波电容时，如果有多个电容让小电容靠近需要滤波的管脚效果好一些， 大电容靠近磁珠） 特殊元件需要固定的话，增加 fix 属性。 注意：模拟和数字电路分区放置，对噪声比较敏感的地方，将滤波元件尽量靠近，尽 量不要过孔。 如果条件允许尽量使用引角滤波的方式，一般磁珠加电容，滤波元件尽量靠近芯片。 干扰源：一般有时钟电路，高速总线电路（高速 RAM 电路）、高速电路，开关电源 等，尽量远离模拟电路部分。 滤波电容在芯片附近要比较均匀的分布，越小的电容要越靠近芯片、去耦元件，平面 去耦（用着大芯片上）。 端接电阻：分源端端接和末端端接，源端的尽量靠近源端，末端靠近末端（要先满足 滤波电容）。 第第 37 讲讲 约束规则设置对话框简介，各部分关系约束规则设置对话框简介，各部分关系 有时候库中的过孔不出来，将有时候库中的过孔不出来，将 path 中的中的 路径删除，重新添加一下就可以了。路径删除，重新添加一下就可以了。 Setup,Constraints ,最上面标准设计规则（set Standard values）点击。包含比较基础的线 的属性，（可以根据不同层不同设置） 扩展的设计规则（Extended design rules）: 间距设置规则（Spaceing rule set）: 设置各项间距的值（set values） 设置完之后，使用网络表（Assignment table）#*设置 DRC 检查的选项(Set DRC modes) 线宽和过孔属性(physical (line/vias) rule set) 设计进行 DRC 检查项目的选项(Design constraints) 电气约束规则（Electrical constraint sets）：EC set。在 net values 中新建 一个 values 可以设计走线长度，最大过孔数量，传播延时，相对传播延 时，最大并行度，阻抗，电气走线的长度。设置一个值赋给某个网络。 设置约束区域（Constraint areas）:可以设置一个区域的专用规则。 实例设置基础规则：打开 set standard values 可以按照上图实例设置。 pad to pad 设置会影响，pin to pin , pin to via , via to via打开 set values 按照上图设置。 第第 38 讲讲 约束规则设置方法约束规则设置方法 Spacing Rule set (DEFAULT 默认规则),距离设置 Physical （）Rule set，线宽设置 （Min neck,径状线。从焊盘中间穿过的线） Diff primary 差分对#*T junctions T 型连接 在 via list property 里面设置默认过孔 可以根据网络设置属性（首先在 Set Value,然后添加一个特殊规则，先键 入名字，然后点击 add，就可以添加特规则，同时在 physcial propetry 中设置 相对应的规则。在 Edit，properties 中先查找到同样线宽属性的网络加入到 Selected objects 中，点击 apply，找到 Net_Physical_Type,来设置 Value 属性， 进入规则设置中，在 Assignment table 中，可以找到添加的设置了 Value 的网 络，选中你设计的约束规则）也可以设置 DRC 检查规则。 SP17.0 设置方式：设置方式：Edit -> properties。在。在 Find，选择，选择 net，name，点击，点击 more，将需要，将需要 设置成同一物理网络规则的网络加进去，点设置成同一物理网络规则的网络加进去，点 OK，在，在 Edit Property 界面，选择界面，选择 Physical_Constraint_Set 编辑编辑 Value 设置物理网络规则组名，点击设置物理网络规则组名，点击 Apply。成功设置物理。成功设置物理 网络规则组。进入网络规则组。进入 Constraint Manager（约束编辑器）进入（约束编辑器）进入 Physical -> Physical Constraint Set，选择，选择 All Layers，编辑新建立的物理网络规则组的约束。在，编辑新建立的物理网络规则组的约束。在 Net，All Layer 中将想要使用该规则的网络组的约束的中将想要使用该规则的网络组的约束的 Referenced Physical Cset 属性改为该物理网属性改为该物理网 络规则组名称。络规则组名称。 SP17.0 设置设置 Spacing 规则：在约束管理其中点击规则：在约束管理其中点击 Objects，点击，点击 Create，选择，选择 Spacing Cset。输入空间规则组名字。在。输入空间规则组名字。在 Spacing 界面的界面的 Spacing Constraint Set 中的中的 All Layers 中中 编辑空间规则组的参数。然后在编辑空间规则组的参数。然后在 Net，All Layer 中选中需要改规则的网络。将中选中需要改规则的网络。将 Referenced Spacing Cset 的属性该为该空间规则组的名称。的属性该为该空间规则组的名称。 同理还可以设置其他几个约束组的规则。同理还可以设置其他几个约束组的规则。第第 39 讲讲 线宽线距规则设置示例（时钟走线最好要比信号线粗一些，线距也宽一些，减少线宽线距规则设置示例（时钟走线最好要比信号线粗一些，线距也宽一些，减少 干扰）干扰） 特殊规则设置，可以根据线规则设置。比如电源的线宽，信号线宽，时钟线宽。 Spacing Rules Set 也可以设置特殊规则，在 Edit，properties 中先查找到同样线宽属性 的网络加入到 Selected objects 中，点击 apply，找到 Net_Spacing_Type。设置好名字，之后 和线宽设置类似。 SP17.0 设置方式：设置方式：Edit -> properties。在。在 Find，选择，选择 net，name，点击，点击 more，将需要，将需要 设置成同一网络规则的网络加进去，点设置成同一网络规则的网络加进去，点 OK，在，在 Edit Property 界面，选择界面，选择 Physical_Constraint_Set 编辑编辑 Value 设置网络组名，点击设置网络组名，点击 Apply。成功设置网络组。进入。成功设置网络组。进入 Constraint Manager（约束编辑器）进入（约束编辑器）进入 Physical -> Physical Constraint Set，选择，选择 All Layers，编辑新建立的网络组的约束限制。在，编辑新建立的网络组的约束限制。在 Net，All Layer 中将想要使用该规则的网络中将想要使用该规则的网络 组的约束的组的约束的 Referenced Physical Cset 属性改为该网络组名称。属性改为该网络组名称。 SP17.0 设置设置 Spacing 规则：在约束管理其中点击规则：在约束管理其中点击 Objects，点击，点击 Create，选择，选择 Spacing Cset。输入空间规则组名字。在。输入空间规则组名字。在 Spacing 界面的界面的 Spacing Constraint Set 中的中的 All Layers 中中 编辑空间规则组的参数。然后在编辑空间规则组的参数。然后在 Net，All Layer 中选中需要改规则的网络。将中选中需要改规则的网络。将 Referenced Spacing Cset 的属性该为该空间规则组的名称。的属性该为该空间规则组的名称。 同理还可以设置其他几个约束组的规则。同理还可以设置其他几个约束组的规则。元件属性设置：在元件属性设置：在 Properties，选择，选择 Component，选择，选择 Component Properties，选择，选择 General，在编辑框可以设置元件的属性，比如，在编辑框可以设置元件的属性，比如 Fixed 属性。在属性。在 Reuse 中可以设置中可以设置 Module 属性。同理在属性。同理在 Properties 可以设置网络属性，等等。在可以设置网络属性，等等。在 General Properties 中可以设置网中可以设置网 络是否显示（络是否显示（No Rat）。可以设置）。可以设置 Fixed 等等属性。等等属性。 设置元件属性的方法二：设置元件属性的方法二：Edit -> properties。在。在 Find，选择，选择 Comp or pin，name 点击点击#*More，选择要设置属性的元件。点击，选择要设置属性的元件。点击 Apply，弹出，弹出 Edit Property，选择，选择 Fixed 属性（元件属性（元件 不能移动），不能移动），Hard_Location(元件重命名过程中序号不变元件重命名过程中序号不变)在在 Setup -> Constraints -> Modes 中可以设置约束的开启与关闭。中可以设置约束的开启与关闭。DRC 检查设置，将检查设置，将 相应的要设置开启和关闭的设置好。相应的要设置开启和关闭的设置好。显示元件的属性：显示元件的属性：第第 40 讲讲 区域约束规则设置？区域约束规则设置？ 首先在 cadence17.0 中的菜单栏选择 setup->constraints->constraint manager,#*打开 constraint manager 管理器：然后，选择 physical>region->all layers,并在右 侧栏中选中 objects 下的工程文件右键，在弹出的窗口中选择 create>region:然后会弹出 create region 的对话框，在框中添加你一个 region 的名字（这个名字随 便加，最好有意义，让人知道是什么），然后点击 OK：#*此时会在 type 下多出一个命名为 BGA_REG 的 rgn，设置它的规则。这里选择默认的线 宽规则：这一步，这只好了再命名为 BGA_REG 的区域的现况规则，我们还需要这只这个区域的 线距（spacing）规则，设置同线宽规则一样。点击 spacing->region->all layer,此时可 以看到在 region 下已经有一个 BGA_REG 的区域了，这是我们刚才设的那个，在右边的工作 区中选择默认的线距即可。接下来点击下边没的其他栏 pins、vias 等，同样设置为默认即 可。#*然后回到 PCB 编辑窗口中，点击 options 选项卡，在 active class and suclass 中选 择 c