【教学课件】第1章F240x概述.ppt

第第1章章 F240 x概述概述TI DSP芯片的命名方法芯片的命名方法TMS320LF240 x合格器件：合格器件：TMS系列号：系列号：320工艺：工艺：LF Flash EPROM（3.3V）；）；F Flash EPROM C COMS 器件类型：器件类型：240 x1.1 TMS320系列系列DSP概况概况 TMS320系系列列DSP的的体体系系结结构构专专为为实实时时信信号号处处理理而而设设计计，它它将将实实时时处处理理能能力力和和控控制制器器外外设设功功能能集集于于一一身身，是是控控制制系系统统进进行行数数字字信信号号处处理理的的理想控制器。理想控制器。TMS320系列系列DSP的特性的特性 灵活的指令集；灵活的指令集；灵活的内部操作；灵活的内部操作；高速的运算能力；高速的运算能力；改进的并行结构；改进的并行结构；低成本。低成本。同一产品系列的同一产品系列的DSP器件器件TMS320LF240 x系列系列DSP控制器的封装：控制器的封装：144-Pin LQFP PGE(LF2407A)100-Pin LQFP PZ(2406A,LC2404A)64-Pin TQFP PAG(LF2403A)64-Pin QFP PG(2402A)。具有相同的具有相同的CPU结构，结构，不同的片内存储器和外设的配置。不同的片内存储器和外设的配置。TMS320LF240 x系列系列DSP控制器的控制器的环境温度为：环境温度为：A级：级：-40C 85CS级级：-40C 125C。宽温度范围，使控制器能在环境条件比较恶劣宽温度范围，使控制器能在环境条件比较恶劣的情况下正常运行。的情况下正常运行。1.2 TMS320LF240 x芯片概述芯片概述 1.采采用用高高性性能能静静态态CMOS技技术术使使供供电电电电压压降为降为3.3V，减小了，减小了DSP控制器的功耗。控制器的功耗。2.30MIPS的的执执行行速速度度使使指指令令周周期期缩缩短短为为33ns（30MHz），从从而而提提高高了了控控制制器器的的实实时处理能力。时处理能力。3.控制器的电源管理包括控制器的电源管理包括3种低功耗模式种低功耗模式能独立将外设器件转为低功耗模式的功能能独立将外设器件转为低功耗模式的功能4.DSP控制器可实现控制器可实现5个外部中断个外部中断（功率驱动保护、复位和（功率驱动保护、复位和2个可屏蔽中断）。个可屏蔽中断）。5.集集成成了了基基于于系系统统扫扫描描的的JTAG（Joint Test Action Group）标标准准测测试试接接口口（IEEE 1149标标准准接接口口）：便便于于对对DSP作作片片上上的的在在线线仿仿真真和和多多DSP条件下的调试。条件下的调试。6.TMS320LF2407A是是基基于于C2xx的的CPU内内核核，保保证证TMS320LF240 x系系列列DSP代代码码、指指令令集集与与TMS320系列系列DSP兼容。兼容。7.片片内内有有2.5k的的字字的的数数据据/程程序序RAM，其其中中544字字的的双双口口RAM（DARAM）和和2k字字的的单单口口RAM（SARAM），以以及及高高达达32k字字的的FLASH EEPROM程程序序存存储储器器（分分为为4个个扇扇区区具具有有可可编编程程代代码码保保密密特特性性）。还还可可扩扩展展外外部部存存储储器器（LF2407）192k字字（64k字字程程序序存存储储器器、64k字字数数据据存存储储器器、64k字字I/O寻寻址址空空间）。间）。TMS320LF240 x内集成的外围设备内集成的外围设备1.两个事件管理模块两个事件管理模块EVA、EVB；每个事件管理模块包括：每个事件管理模块包括：1）两个）两个16位通用定时器（位通用定时器（GP）2）8个个16位宽的脉宽调制位宽的脉宽调制PWM通道通道3）3个捕获单元和正交编码脉冲电路个捕获单元和正交编码脉冲电路(QEP)。应用事件管理器的定时器和应用事件管理器的定时器和PWM能够实现能够实现三相逆变器控制三相逆变器控制产生产生PWM对称和非对称波形对称和非对称波形事事件件管管理理器器适适用用于于控控制制交交流流感感应应电电机机、无无刷刷直直流流电电机机、开开关关磁磁阻阻电电机机、步步进进电电机机、多多级级电电机机和逆变器。和逆变器。当当外外部部引引脚脚出出现现低低电电平平时时可可快快速速关关闭闭PWM通通道道、具具有有可可编编程程的的PWM死死区区控控制制以以防防止止上上下下桥桥臂臂同同时输出触发脉冲。时输出触发脉冲。2.16通道的通道的A/D转换器；转换器；3.控制器局域网络（控制器局域网络（CAN）模块；）模块；4.串行通讯接口模块（串行通讯接口模块（SCI）；）；5.16位串行外设通讯模块（位串行外设通讯模块（SPI）；）；6.基于锁相环的时钟发生器；基于锁相环的时钟发生器；7.40个单独编程或复用的通用个单独编程或复用的通用I/O引脚；引脚；8.外部存储器接口和看门狗定时器模块。外部存储器接口和看门狗定时器模块。DSP将将存存储储器器和和外外设设集集成成到到控控制制器器内内部部，可可减减少少系统成本，节约电路板的空间。系统成本，节约电路板的空间。1.3 F240 x DSP控制器的功能结构图控制器的功能结构图CPU内内核核采采用用先先进进的的哈哈佛佛结结构构（Havard structure）使其具有最大的处理能力。）使其具有最大的处理能力。在在这这种种结结构构中中使使用用程程序序总总线线，数数据据总总线线两两条条独立的存储器总线：独立的存储器总线：多总线结构允许多总线结构允许CPU同时读取数据和指令同时读取数据和指令DSP的的指指令令支支持持数数据据在在程程序序存存储储器器和和数数据据存存储储器之间传送。器之间传送。与与哈哈佛佛结结构构相相配配合合的的4级级流流水水线线指指令令操操作作系系统统，可可以以在在单单个个指指令令周周期期中中执执行行多多条条指指令令，增增加加了了DSP的处理能力。的处理能力。功功能能结结构构框框图图1功功能能结结构构框框图图2功功能能结结构构图图TMS320LF2407的的PGE封装封装1.4 F2407系列系列DSP引脚功能介绍引脚功能介绍事件管理器事件管理器A（EVA）引脚名称引脚名称引脚引脚功能描述功能描述CAP1/QEP1/I/OPA383捕捉输入捕捉输入#1/正交编码脉冲输入正交编码脉冲输入#1（EVA）或通用）或通用I/O（）CAP2/QEP2/I/OPA479捕捉输入捕捉输入#2/正交编码脉冲输入正交编码脉冲输入#2（EVA）或通用）或通用I/O（）CAP3/I/OPA575捕捉输入捕捉输入#3（EVA）或通用）或通用I/O（）注：注：1粗、斜体引脚名称表明复位后的引脚功能。粗、斜体引脚名称表明复位后的引脚功能。2=为内部上拉，为内部上拉，=为内部下拉。为内部下拉。（典型的上拉（典型的上拉/下拉有效值为下拉有效值为16uA。）。）事件管理器事件管理器A（EVA）引脚名称引脚名称引脚引脚功能描述功能描述PWM1/I/OPA656比较比较/PWM输出引脚输出引脚#1（EVA）或通用）或通用I/O（）PWM2/I/OPA754比较比较/PWM输出引脚输出引脚#2（EVA）或通用）或通用I/O（）PWM3/I/OPB052比较比较/PWM输出引脚输出引脚#3（EVA）或通用）或通用I/O（）PWM4/I/OPB147比较比较/PWM输出引脚输出引脚#4（EVA）或通用）或通用I/O（）PWM5/I/OPB244比较比较/PWM输出引脚输出引脚#5（EVA）或通用）或通用I/O（）PWM6/I/OPB340比较比较/PWM输出引脚输出引脚#6（EVA）或通用）或通用I/O（）事件管理器事件管理器A（EVA）引脚名称引脚名称引脚引脚功能描述功能描述TDIRA/I/OPB614通通 用用 定定 时时 器器 计计 数数 方方 向向 选选 择择（EVA）或或通通用用I/O。如如果果TDIRA=1，选选择择加加计计数数，否否则选择减计数（则选择减计数（）TCLKINA/I/OPB737通通用用定定时时器器（EVA）的的外外部部时时钟钟输输入入或或通通用用I/O。注注意意该该定定时器也可用内部时钟（时器也可用内部时钟（）事件管理器事件管理器B（EVB）引脚名称引脚名称引脚引脚功能描述功能描述PWM7/I/OPE165比较比较/PWM输出引脚输出引脚#7（EVB）或通用）或通用I/O（）PWM8/I/OPE262比较比较/PWM输出引脚输出引脚#8（EVB）或通用）或通用I/O（）PWM9/I/OPE359比较比较/PWM输出引脚输出引脚#9（EVB）或通用）或通用I/O（）PWM10/I/OPE455比较比较/PWM输出引脚输出引脚#10（EVB）或通用）或通用I/O（）PWM11/I/OPE546比较比较/PWM输出引脚输出引脚#11（EVB）或通用）或通用I/O（）PWM12/I/OPE638比较比较/PWM输出引脚输出引脚#12（EVB）或通用）或通用I/O（）事件管理器事件管理器B（EVB）名称名称引脚引脚功能描述功能描述CAP4/QEP3/I/OPE788捕捉输入捕捉输入#4/正交编码脉冲输入正交编码脉冲输入#3（EVB）或通用）或通用I/O（）CAP5/QEP4/I/OPF081捕捉输入捕捉输入#5/正交编码脉冲输入正交编码脉冲输入#4（EVB）或通用）或通用I/O（）CAP6/I/OPF169捕捉输入捕捉输入#6（EVB）或通用）或通用I/O（）T3PWM/T3CMP/I/OPF28TMR3比较输出（比较输出（EVB）或通用）或通用I/O（）T4PWM/T4CMP/I/OPF36TMR4比较输出（比较输出（EVB）或通用）或通用I/O（）TDIRB/I/OPF42通用定时器计数方向选择（通用定时器计数方向选择（EVB）或通用或通用I/O。如果。如果TDIRB=1，选，选择加计数，否则选择减计数择加计数，否则选择减计数（）TCLKINB/I/OPF5126通用定时器（通用定时器（EVB）的外部时钟输）的外部时钟输入或通用入或通用I/O。注意该定时器也。注意该定时器也可用内部时钟（可用内部时钟（）模数转换器模数转换器ADC名称名称引脚引脚功能描述功能描述ADCIN00112ADC的模拟输入的模拟输入#0ADCIN01110ADC的模拟输入的模拟输入#1ADCIN02107ADC的模拟输入的模拟输入#2ADCIN03105ADC的模拟输入的模拟输入#3ADCIN04103ADC的模拟输入的模拟输入#4ADCIN05102ADC的模拟输入的模拟输入#5ADCIN06100ADC的模拟输入的模拟输入#6ADCIN0799ADC的模拟输入的模拟输入#7ADCIN08113ADC的模拟输入的模拟输入#8ADCIN09111ADC的模拟输入的模拟输入#9ADCIN10109ADC的模拟输入的模拟输入#10ADCIN11108ADC的模拟输入的模拟输入#11ADCIN12106ADC的模拟输入的模拟输入#12ADCIN13104ADC的模拟输入的模拟输入#13ADCIN14101ADC的模拟输入的模拟输入#14ADCIN1598ADC的模拟输入的模拟输入#15模数转换器模数转换器ADC名称名称引脚引脚功能描述功能描述VREFHI115ADC模拟输入高电平参考电压输入端模拟输入高电平参考电压输入端VREFLO114ADC模拟输入低电平参考电压输入端模拟输入低电平参考电压输入端VCCA116ADC模拟供电电压（模拟供电电压（3.3V）&VSSA117ADC模拟地模拟地注注：VCCA与与数数字字供供电电电电压压分分开开供供电电（VSSA与与数数字字地地分分开开），以提高以提高ADC抗干扰能力和精确度。抗干扰能力和精确度。CAN SCI SPI名称名称引脚引脚功能描述功能描述CANRX/I/OPC7CANRX70CAN接收数据引脚或通用接收数据引脚或通用I/O（）I/OPC770CANTX/I/OPC6CANTX72CAN发送数据引脚或通用发送数据引脚或通用I/O（）I/OPC672SCITXD/I/OPA025SCI异步串行通信接口发送数据异步串行通信接口发送数据引脚或通用引脚或通用I/O（）SCIRXD/I/OPA126SCI异步串行通信接口接收数据异步串行通信接口接收数据引脚或通用引脚或通用I/O（）SPICLK/I/OPC4SPICLK35SPI时钟引脚或通用时钟引脚或通用I/O（）I/OPC435SPISIMO/I/OPC2SPISIMO30SPI从动输入、主控输出引脚或通从动输入、主控输出引脚或通用用I/O（）I/OPC230SPISOMI/I/OPC3SPISOMI32SPI从动输出、主控输入引脚或通从动输出、主控输入引脚或通用用I/O（）I/OPC332 /I/OPC5SPISTE33SPI从动发送使能（可选）引脚从动发送使能（可选）引脚 或通用或通用I/O（）I/OPC533外部中断，时钟外部中断，时钟名称名称引脚引脚功能描述功能描述133控控制制器器复复位位引引脚脚。使使F240X控控制制器器终终止止执执行行并并使使PC=0。当当拉拉为为高高电电平平时时，从从程程序序存存储储器器的的0位位置置开开始始执执行行。影影响响相相关关的的寄寄存存器器和和状状态态位位。当当WDT定定时时时时间间溢溢出出时时，在在引引脚脚产产生生一一个个系系统统复复位位脉脉冲。（冲。（）7功功率率驱驱动动保保护护中中断断输输入入引引脚脚。当当电电机机驱驱动动/电电源源逆逆变变器器不不正正常常时时，比比如如出出现现过过电电压压、过过电电流流等等，该该中中断断有有效效，将将PWM输输出出引引脚脚（EVA）置为高阻态。是一个下降沿有效的中断。（）置为高阻态。是一个下降沿有效的中断。（）XINT1/I/OPA223外外部部用用户户中中断断1或或通通用用I/O。XINT1、2都都是是边边沿沿信信号号有有效效，边边沿沿极性可编程。（极性可编程。（）XINT2/ADCSOC/I/OPD021外外部部用用户户中中断断2可可作作AD转转换换开开始始输输入入引引脚脚或或通通用用I/O。XINT1、2都是边沿有效，边沿极性可编程。（都是边沿有效，边沿极性可编程。（）CLKOUT/I/OPE0 73 时时钟钟输输出出或或通通用用I/O。输输出出时时钟钟为为CPU时时钟钟或或监监视视定定时时器器时时钟钟，这这由由系系统统控控制制状状态态寄寄存存器器中中的的CLKSRC（bit14）决决定定。当当不不用用于于时时钟钟输输出出时时，就就可可用用作作通通用用I/O。（）通通过过检检查查该该引引脚脚，可可以以判判断断DSP 是否开始正常工作是否开始正常工作137 功功率率驱驱动动保保护护中中断断输输入入引引脚脚。当当电电机机驱驱动动/电电源源逆逆变变器器不不正正常常时时，比比如如出出现现过过电电压压、过过电电流流等等，该该中中断断有有效效，将将PWM输输出出引引脚脚（EVB）置为高阻态。是一个下降沿有效的中断。（）置为高阻态。是一个下降沿有效的中断。（）振荡器、振荡器、PLL、FLASH、引导程序及其他、引导程序及其他名称名称引脚引脚功能描述功能描述XTAL1/CLKIN123PLL振荡器输入引脚。晶振或时钟源输入到振荡器输入引脚。晶振或时钟源输入到PLL，该引脚接到参考晶振的一端。，该引脚接到参考晶振的一端。如果采用有源晶如果采用有源晶振，只接一个脚就够了。振，只接一个脚就够了。XTAL2124晶振、晶振、PLL振荡器输出引脚。该引脚接到参考晶振荡器输出引脚。该引脚接到参考晶振的一端，当振的一端，当EMU1/OFF引脚为低电平时，该引引脚为低电平时，该引脚呈高阻态。脚呈高阻态。PLLVCCA12PLL电压（电压（3.3V）/XF121引导引导ROM使能，通用使能，通用I/O，XF引脚。该引脚在复引脚。该引脚在复位期间被输入采样以更新位期间被输入采样以更新SCSR1.3（位），然后（位），然后驱动驱动XF作为输出信号。复位之后，作为输出信号。复位之后，XF被置为高电被置为高电平。只能接无源回路驱动。（平。只能接无源回路驱动。（）I/OPF6131通用通用I/O引脚。（引脚。（）PLLF11锁相环外接滤波器输入锁相环外接滤波器输入1 该模块使用外部滤波器回该模块使用外部滤波器回路来抑制信号抖动和电磁干扰，电容必须用无路来抑制信号抖动和电磁干扰，电容必须用无极性电容极性电容PLLF210锁相环外接滤波器输入锁相环外接滤波器输入2振荡器、振荡器、PLL、FLASH、引导程序及其他、引导程序及其他名称名称引脚引脚功能描述功能描述VCCP（5V）58FLASH编程电压输入引脚。在硬件仿真时该引脚编程电压输入引脚。在硬件仿真时该引脚电平必须为电平必须为5V，在程序下载时该引脚电平可为，在程序下载时该引脚电平可为5V或或0V，在程序下载进，在程序下载进DSP之后运行时该引脚必须之后运行时该引脚必须接地。在该引脚上不要使用任何限流电阻。接地。在该引脚上不要使用任何限流电阻。说反说反了错误的了错误的TP1（Flash）60FLASH阵列测试引脚，悬空。阵列测试引脚，悬空。TP2（Flash）63FLASH阵列测试引脚，悬空。阵列测试引脚，悬空。/I/OPC1119分支控制输入引脚。由分支控制输入引脚。由BCND pma，指令查询该，指令查询该引脚电平为低，则执行分支程序。如果不用该引引脚电平为低，则执行分支程序。如果不用该引脚，则必须将其拉为高电平。所有控制器复位时脚，则必须将其拉为高电平。所有控制器复位时将该位配置为分支控制输入，当不用此功能时，将该位配置为分支控制输入，当不用此功能时，该引脚就可作通用该引脚就可作通用I/O。（。（）仿真和测试仿真和测试名称名称引脚引脚功能描述功能描述EMU090带带内内部部上上拉拉仿仿真真器器I/O引引脚脚#0。当当TRST引引脚脚拉拉高高时时，该该引引脚脚用用作作来来自自或或到到仿仿真真器器系系统统的的中中断断，通通过过JTAG扫扫描描可可定定义义为为I/O引引脚。（脚。（）EMU1/91仿仿真真器器引引脚脚#1。该该引引脚脚可可禁禁止止所所有有输输出出。当当TRST引引脚脚拉拉高高时时，该该引引脚脚用用作作来来自自或或到到仿仿真真器器系系统统的的中中断断，通通过过JTAG扫扫描描可可定定义义为为I/O引引脚脚；当当TRST拉拉低低时时，该该引引脚脚设设定定为为引引脚脚。当当低低电电平平有有效效时时，所所有有输输出出引引脚脚驱驱动动为为高高阻阻态态。注注意意，只只用用于于测测试试和和仿仿真真（而而不不用用于于多多处处理理器器应应用用），因因此此，对对于于状状态态，有有以以下下情情况况：=0，EMU0=0，EMU1/=0。（。（）TCK135带内部上拉带内部上拉JTAG测试时钟。（测试时钟。（）TDI139带带内内部部上上拉拉JTAG测测试试数数据据输输入入。在在TCK的的上上升升沿沿从从TDI输输入入的的数数据据被被锁锁存存到到选选定定的寄存器（指令或数据）。（的寄存器（指令或数据）。（）仿真和测试仿真和测试名称名称引脚引脚功能描述功能描述TDO142JTAG扫扫描描输输出出，测测试试数数据据输输出出。在在TCK的的下下降降沿沿，选选定定寄寄存存器器中中的的内内容容（指指令令或或数数据据）被被移移出出到到TDO引引脚脚。（）TMS144带带内内部部上上拉拉的的JTAG测测试试方方式式选选择择。该该串串行行控控制制输输入入在在TCK的的上上升升沿沿锁锁存存到到TAP控制器中。控制器中。TMS236带带内内部部上上拉拉的的JTAG测测试试方方式式选选择择2。该该串串行行控控制制输输入入在在TCK的的上上升升沿沿锁锁存存到到TAP控控制制器器中中。仅仅用用于于测测试试和和仿仿真真。在在用户应用中，该引脚可不接。（用户应用中，该引脚可不接。（）1带带内内部部下下拉拉的的JTAG测测试试复复位位。当当拉拉高高时时，扫扫描描系系统统控控制制控控制制器器的的运运行行。若若该该信信号号引引脚脚未未接接或或为为低低电电平平，控控制制器器运运行行在在功功能能方方式式，并并且且测测试试复复位位信信号号无无效效。（）地址，数据和存储器控制信号地址，数据和存储器控制信号名称名称引脚引脚功能描述功能描述87数数据据空空间间选选通通引引脚脚。、和和总总保保持持为为高高电电平平，除除非非要要用用低低电电平平请请求求访访问问相相关关的的外外部部存存储储器器或或I/O空空间间。在在复复位位、掉掉电电和和EMU1低低电电平平有有效效期期间间，这这些引脚为高阻态。些引脚为高阻态。82I/O空空间间选选通通引引脚脚。、和和总总保保持持为为高高电电平平，除除非非要要用用低低电电平平请请求求访访问问相相关关的的外外部部存存储储器器或或I/O空空间间。在在复复位位、掉掉电电和和EMU1低低电电平平有有效效期期间间，这这些引脚为高阻态。些引脚为高阻态。84程程序序空空间间选选通通引引脚脚。、和和总总保保持持为为高高电电平平，除除非非要要用用低低电电平平请请求求访访问问相相关关的的外外部部存存储储器器或或I/O空空间间。在在复复位位、掉掉电电和和EMU1低低电电平平有有效效期期间间，这这些引脚为高阻态。些引脚为高阻态。R/92读读/写写选选定定信信号号。它它指指明明了了与与外外部部装装置置通通信信期期间间信信号号的的传传送送方方向向，通通常常情情况况下下为为读读方方式式（高高电电平平），除除非非低低电电平平请请求求执执行行写写操操作作；当当EMU1/低低电电平平有效和掉电期间该引脚被置为高阻态。有效和掉电期间该引脚被置为高阻态。地址，数据和存储器控制信号地址，数据和存储器控制信号名称名称引脚引脚功能描述功能描述W/I/OPC0W/19写写/读读选选定定或或通通用用I/O引引脚脚。是是一一个个对对“0等等待待状状态态”存存储储器器接接口口很很有有用用的的反反向向传传输输读读/写写信信号号。通通常常情情况况下下为为低低电电平平，除非在执行存储器写操作。（除非在执行存储器写操作。（）I/OPC01993读读使使能能引引脚脚。读读使使能能表表示示一一个个有有效效的的外外部部读读周周期期，它它对对所所有有外外部部程程序序、数数据据和和I/O读读有有效效。当当EMU1/低低电电平平有有效效时时，该该引脚被置为高阻态。引脚被置为高阻态。89写写使使能能引引脚脚。该该信信号号下下降降沿沿表表示示该该控控制制器器驱驱动动外外部部数数据据线线（D15-D0），它它对对所所有有外外部部程程序序、数数据据和和I/O写写有有效效。当当EMU1/低电平有效时，该引脚被置为高阻态。低电平有效时，该引脚被置为高阻态。96外外部部存存储储器器访访问问选选通通。该该引引脚脚总总为为高高电电平平，除除非非插插入入一一个个低低电电平平来来表表示示一一个个外外部部总总线线周周期期；在在访访问问片片外外空空间间时时该该信信号号有有效效。当当EMU1/低低电电平平有有效效时时和和掉掉电电期期间间，该该引引脚脚被被置置为为为为高高阻态。阻态。READY120访访问问外外部部设设备备时时READY被被拉拉低低来来增增加加等等待待状状态态。它它表表示示一一个个外外部部器器件件为为将将要要完完成成的的总总线线处处理理做做好好准准备备，若若该该外外设设未未准准备备好好，则则将将READY拉拉为为低低电电平平。（此此时时，处处理理器器将将等等待待一一个个周周期期，并并且且再再次次检检测测READY）。注注意意，若若要要处处理理器器执执行行READY检检测测，程程序序至至少少要要设设定定一一个个软软件件等等待待状状态态，为为了了满满足足外外部部READY时时序序要要求求，等等待待状状态态发发生生控控制制寄寄存存器器（WSGR）至少要设定一个等待状态。（至少要设定一个等待状态。（）地址，数据和存储器控制信号地址，数据和存储器控制信号名称名称引脚引脚功能描述功能描述MP/118 非常重要的管脚非常重要的管脚微微处处理理器器/微微控控制制器器方方式式选选择择引引脚脚。复复位位期期间间该该引引脚脚若若为为低低电电平平，则则工工作作在在微微控控制制器器方方式式下下，并并从从内内部部程程序序存存储储器器（FLASH EEPROM）的的0000h开开始始程程序序执执行行，若若在在复复位位期期间间为为高高电电平平，则则工工作作在在微微处处理理器器方方式式下下，并并从从外外部部程程序序存存储储器器的的0000h开开始始程程序序执执行行。同同时时，将将MP/位位（SCSR2寄存器的第寄存器的第2位）置位（位）置位（）ENA_144122高高电电平平有有效效时时使使能能外外部部接接口口信信号号。若若为为低低电电平平，则则2407与与2406、2402控控制制器器一一样样，也也就就是是说说没没有有外外部部存存储储器器，如如果果DS为为低低,则则产产生生一一个个无无效效地址。该引脚内部下拉。（地址。该引脚内部下拉。（）97透视度（透视度（VIS）输出使能（当数据总线输出时）输出使能（当数据总线输出时有效）。在透视度方式下，在外部数据总线驱有效）。在透视度方式下，在外部数据总线驱动为输出的任何时候该引脚有效（为低电平）。动为输出的任何时候该引脚有效（为低电平）。当运行在透视度方式下，该引脚可用作外部编当运行在透视度方式下，该引脚可用作外部编码逻辑以防止数据总线冲突。码逻辑以防止数据总线冲突。地址，数据和存储器控制信号地址，数据和存储器控制信号名称名称引脚引脚功能描述功能描述A08016位地址总线的位地址总线的bit0A17816位地址总线的位地址总线的bit1A27416位地址总线的位地址总线的bit2A37116位地址总线的位地址总线的bit3A46816位地址总线的位地址总线的bit4A56416位地址总线的位地址总线的bit5A66116位地址总线的位地址总线的bit6A75716位地址总线的位地址总线的bit7A85316位地址总线的位地址总线的bit8A95116位地址总线的位地址总线的bit9A104816位地址总线的位地址总线的bit10A114516位地址总线的位地址总线的bit11A124316位地址总线的位地址总线的bit12A133916位地址总线的位地址总线的bit13A143416位地址总线的位地址总线的bit14A153116位地址总线的位地址总线的bit15地址，数据和存储器控制信号地址，数据和存储器控制信号名称名称引脚引脚功能描述功能描述D012716位数据总线的位数据总线的bit0（）D113016位数据总线的位数据总线的bit1（）D213216位数据总线的位数据总线的bit2（）D313416位数据总线的位数据总线的bit3（）D413416位数据总线的位数据总线的bit4（）D513816位数据总线的位数据总线的bit5（）D614316位数据总线的位数据总线的bit6（）D7516位数据总线的位数据总线的bit7（）D8916位数据总线的位数据总线的bit8（）D91316位数据总线的位数据总线的bit9（）D101516位数据总线的位数据总线的bit10（）D111716位数据总线的位数据总线的bit11（）D122016位数据总线的位数据总线的bit12（）D132216位数据总线的位数据总线的bit13（）D142416位数据总线的位数据总线的bit14（）D152716位数据总线的位数据总线的bit15（）供电电源供电电源名称名称引脚引脚功能描述功能描述VDD29,50,86,129内内核核电电源源电电压压+3.3V。数数字字逻逻辑辑电电源电压。源电压。VDDO4,42,67,77,95,141I/O缓冲器电源电压缓冲器电源电压+3.3V。数字逻辑和缓冲器电源电压。数字逻辑和缓冲器电源电压。VSS28,49,85,128内核地。数字参考地。内核地。数字参考地。VSSO3,41,66,76,95,125,140I/O缓缓冲冲器器地地。数数字字逻逻辑辑和和缓缓冲冲器器参考地。参考地。注注：1.复位后所有的通用复位后所有的通用I/O引脚为输入状态。引脚为输入状态。2.为为使使控控制制器器能能正正常常地地运运行行，所所有有的的电电源源引引脚脚（VDD、VDDO、VSS、VSSO）必必须须正正确确连连接接，任任一一电电源源引引脚脚都都不不能能悬空。悬空。1.5 F2407系列系列DSP存储器映射图存储器映射图Flash是一种高密度，非易失性的电可擦写存是一种高密度，非易失性的电可擦写存储器，而且单位存储比特的价格比传统储器，而且单位存储比特的价格比传统的的EPROM要低，所以十分适合作为外要低，所以十分适合作为外扩的存储器。扩的存储器。注：注：1 如果使能引导如果使能引导ROM，将引导，将引导ROM占用程序存储器空间的占用程序存储器空间的000000FF。2407内部有固化的内部有固化的1k ROM保存保存bootloader代代码，数学函数等。码，数学函数等。引导加载代码是指这些代码在系统复位的时候，从外部串行引导加载代码是指这些代码在系统复位的时候，从外部串行器件加载程序，并从外设加载的程序进行传输控制。系统加器件加载程序，并从外设加载的程序进行传输控制。系统加电后，一般首先在电后，一般首先在flash中运行引导程序，并完成对用户程序中运行引导程序，并完成对用户程序的操作，然后再由的操作，然后再由DSP高速运行移入的程序。高速运行移入的程序。2 程序存储器空间的程序存储器空间的0040h0043h为保留空间。为保留空间。3 当当CNF=1时，地址时，地址FE00hFEFFh和和FF00hFFFFh映射映射到程序存储器空间的同一物理区（到程序存储器空间的同一物理区（B0）。如：向）。如：向FE00h写数写数和向和向FF00h写数具有同样的效果。为了简化起见，在写数具有同样的效果。为了简化起见，在CNF=1时，将地址段时，将地址段FE00hFEFFh看作为保留区间。看作为保留区间。4 当当CNF=0时，地址时，地址0100h01FFh和和0200h02FFh映射到程序存储器空间的同一物理区映射到程序存储器空间的同一物理区（B0）。如：向）。如：向0100h写数和向写数和向0200h写数具有写数具有同样的效果。为了简化起见，在同样的效果。为了简化起见，在CNF=0时，将时，将地址段地址段0100h01FFh看作为保留区间。看作为保留区间。5 地址地址0300h03FFh和和0400h04FFh映射到映射到程序存储器空间的同一物理区（程序存储器空间的同一物理区（B1）。如：向）。如：向0300h写数和向写数和向0400h写数具有同样的效果。为写数具有同样的效果。为了简化起见，在了简化起见，在CNF=1时，将地址段时，将地址段0400h04FFh看作为保留区间。看作为保留区间。1.6 F240 x系列系列DSP外设存储器映射图外设存储器映射图