集成电路设计的系统级建模与仿真课件.ppt

2023/1/31共107页1目录 一、集成电路设计的一般流程一、集成电路设计的一般流程 二、系统级建模工具二、系统级建模工具-Matlab 三、系统级建模工具三、系统级建模工具-Verilog-A 四、建模仿真实例四、建模仿真实例 一、集成电路设计的一般流程一、集成电路设计的一般流程2023/1/31共107页2集成电路设计中不同的抽象级别：结构或系统级晶体管级（电路）器件物理级2023/1/31共107页3VLSI数字集成电路设计模拟集成电路设计为什么需要系统级设计？随着集成电路工艺和数字信号处理技术的不断发展，1、电路的规模越来越大，系统构成越来越复杂。2、晶体管级电路仿真消耗很长时间，效率低下。3、采用行为级描述电路将降低仿真时间。行为级模型足以表述各个电路模块的功能，通过行为级仿真可以在功能上预先验证所设计的系统是否能够满足要求。2023/1/31共107页4IC设计过程中系统工程师的地位产品功能的定义和模块的划分设计并验证系统的可行性分配各个模块的性能指标整个解决方案中芯片设计环节的组织者2023/1/31共107页5系统工程师在系统工程师在IC设计中具有非常重要的地位，他们一般是工作经验丰富的设计中具有非常重要的地位，他们一般是工作经验丰富的IC设计工程师，他们能够根据自己的经验积累恰当的选择系统架构，恰当设计工程师，他们能够根据自己的经验积累恰当的选择系统架构，恰当的选择建模原型及高阶非理想因素来获得最接近真实情况的指标定义。的选择建模原型及高阶非理想因素来获得最接近真实情况的指标定义。二、系统级建模工具二、系统级建模工具-MatlabMatlab语言简介Matlab基本知识Matlab的编程Matlab动态仿真工具Simulink2023/1/31共107页62023/1/31共107页7Matlab语言简介MATLAB的名称源自MatrixLaboratory，它是一种科学计算软件，专门以矩阵的形式处理数据。其基本元素是无需定义维数的矩阵包括Toolbox的各类应用问题的求解工具。MATLAB被广泛地应用于科学计算、控制系统、信息处理等领域的分析、仿真和设计工作Matlab最重要的特点是易于扩展，它允许用户自行建立完成指定功能的M文件，从而构成适合于其他领域的工具箱。2023/1/31共107页82023/1/31共107页9Matlab基本知识2023/1/31共107页101、命令窗口在matlab提示符“”下，键入matlab命令。例如输入一个3X3的矩阵：a=1,2,3;4,5,6;7,8,9数据放在方括号内，行与行间分号间隔，数值间空格或逗号间隔。Matlab语言是与大小写有关的语言，即变量A和a是两个完全不同的变量。应该注意的是：一般情况下，所有的函数名均由小写字母组成。2、图形窗口2023/1/31共107页11当调用一个产生图形的函数时，Matlab会自动建立一个图形窗口。这个窗口可分裂成多个窗口，并可以在它们之间选择，这样在一个屏幕上可以显示多个图形。2023/1/31共107页12Matlab的toolboxes数值分析数值和符号计算工程与科学绘图控制系统的设计与仿真数字图像处理数字信号处理通讯系统设计与仿真财务与金融工程滤波器设计LinkForModelSim2023/1/31共107页13Matlab的编程MATLABCompiler是能够将M语言编译生成为函数库、可执行文件COM组件等等。通过M文件可以扩展MATLAB功能，使MATLAB能够同其他高级编程语言例如C/C+语言进行混合应用。利用M语言还开发了相应的MATLAB专业工具箱函数供用户直接使用。Moreresource:http:/ Routing）离散模块库（离散模块库（Discrete）数学运算模块库（数学运算模块库（Math operations）端口及子系统库（端口及子系统库（Ports and Subsystems）查表模块库（查表模块库（Look-Up Table）用户定义函数模块（用户定义函数模块（User-Defined Functions）非线性模块库（非线性模块库（Discontinuities）2023/1/31共107页20simulink专业模块库专业模块库CDMA参考模块通讯电路模块控制系统工具DSP模块TIDSP应用箱MotorolaDSP模块模糊逻辑模块S参数模型Moreresource：http:/ 三、系统级建模工具三、系统级建模工具-Verilog-A2023/1/31共107页80Verilog-A简介简介Verilog是描述数字行为的常用工具,而SPICE则是描述模拟行为事实上的标准。Verilog-A是一种高层次的模块化硬件描述语言，它用模块的形式来描述模拟系统及其子系统的结构和行为2023/1/31共107页81Verilog-A语言对模拟电路的描述语言对模拟电路的描述一是行为描述一是行为描述：指用一些数学表达式或者传输函数来描述目标电路的行为，其描述范围可以从基本的电阻电容到十分复杂的滤波器或其他模拟系统。二是结构描述二是结构描述：对各个子模块在系统中的用途以及子模块与子模块之间的连接关系进行描述，这可以理解为是对系统结构框图的描述。2023/1/31共107页82提供多层次的行为及结构模型和提供多层次的行为及结构模型和多种行为模块描述方法多种行为模块描述方法有限指数产生器limexp（）积分产生器idt（）微分产生器ddt（）延迟产生器delay（）2023/1/31共107页83良好的行为描述模型具有：良好的行为描述模型具有：良好的拟合度良好的拟合度宽的适用性宽的适用性快速的执行效率快速的执行效率2023/1/31共107页84Verilog-A的编程的编程2023/1/31共107页851、首先定义系统的结构和系统中模块的行为；2、用网表来定义整个系统结构；3、用子模块的互联来定义模块的内部连接关系；基本语法基本语法标识符：标识符：标识符用来对一个模块进行命名。标识符可以是任何的字符串、数字、$或者下划线。但是第一个字母不能是数字或者$但可以是下划线。Shiftreg_aBusa_index_bu$32023/1/31共107页86关键词：关键词：Verilog-A除了可以辨认VerilogHDL所定义的关键词外，还有特定的关键词。下面列出了Verilog-A中常用的关键词。注意：关键词只能用小写字母来表示。abstoldisciplinefromabsasinatanhac_stimdelayinitial_step2023/1/31共107页87系统任务和函数系统任务和函数：$用来引进一个系统任务或系统函数。比如：$display(“displayamessage”);$finish;2023/1/31共107页88汇编指令：汇编指令：用来引进系统汇编指令。汇编程序接收到系统的汇编命令时就开始进行汇编工作。除非有新的汇编指令插入，否则一个汇编命令将在整个程序运行的过程起作用。例如：define wordsize82023/1/31共107页89数据类型：数据类型：Verilog-AHDL支持整数、实数和参数等数据类型。integera1:64;/定义了一个具有64个整数的阵列realfloat;/定义了一个用来存储数据类型为实数的变量realgain_factor1:30；/定义了一个具有30个乘数的阵列展。2023/1/31共107页90基本表达式基本表达式2023/1/31共107页91模拟运算符模拟运算符模拟运算符用于数学表达式中，返回一个值。若表达式是向量，则返回向量值，若表达式是标量，则返回标量值。模拟运算符的约束：大部分情况下，模拟运算符不能用在条件声明（if和case）中。但如果条件声明的变量在仿真过程中不变则可以使用。2023/1/31共107页92Verilog-A仿真仿真在Verilog-A中，仿真需要用到analysis()这个函数。几种常用的仿真分析类型2023/1/31共107页93Verilog-A建模实例建模实例要创建一个Verilog-A模拟模块或系统有两种方法，一种是直接打开编辑器输入Verilog-A代码，一种是使用Cadence中的向导来产生模块。下面先介绍用第一种方法来产生一个反相器的步骤。2023/1/31共107页94反相器反相器1、在工作目录下新建一个库（Library），File-New-CellView-,在Tool选项中选择VerilogA-Editor，则可见ViewName中会自动填入veriloga。填上CellName：inv。点击OK，至此对工作文件的创建完成。2023/1/31共107页952023/1/31共107页962、弹出图11.7.2所示编辑器（VI）2023/1/31共107页97以“/”开头引导的语句是注释语句。在Verilog-A中，为了保持程序的可读性，经常插入由“/”引导的注释语句。include语句用来插入一个在汇编过程中定义的源元件，它可以用来引用全局或者经常使用的定义或任务，而不用在程序中添加这些定义或任务的描述，使得整个程序看起来更为高效和整洁。整个程序实体是由module和endmodule之间所包含的语句构成。紧跟在module后面的inv是此程序的文件名。2023/1/31共107页983、创建symbol在关闭前，SpectreHDL会自动对程序的合法性进行检查，如有语法错误会给出提示，修改后保存，会让读者选择是否创建symbol,此时单击yes，定义好管脚后，点击OK会弹出如果所示的symbol。2023/1/31共107页994、仿真：新建个仿真文件夹。、仿真：新建个仿真文件夹。2023/1/31共107页100建立如图11.7.5所示电路仿真激励。其中输入信号是周期为100n，占空比为50%的脉冲。输出负载1pF。观察输出波形如果11.7.6所示。2023/1/31共107页101利用利用Cadence中的向导产生模拟模块中的向导产生模拟模块首先，建立ModelWriter模块2023/1/31共107页102填入Cell Name和View Name。单击OK。会弹出如图11.7.8所示的类型选项。选择VerilogA。其次，在弹出的模型（图11.7.9）里面选择我们所需要的模块。2023/1/31共107页1032023/1/31共107页1042023/1/31共107页105本章主要介绍了系统仿真中常用的建模工具Matlab，包括Matlab中工具箱、m语言编程以及图形仿真界面Simulink，和模拟集成电路设计中可以用到的系统建模语言Verilog-A。应用这些工具，设计者可以快速准确地建立所需要的系统模型。希望通过本章的介绍可以让读者掌握系统建模方法并可以进行系统仿真。2023/1/31共107页106