【数字电路设计实训】实验指导书.docx

数字电路设计实训试验指导书编写人：许一男审核人：金永镐延边大学工学院电子信息通信学科目录一、根底试验局部试验一门电路规律功能及测试1试验二组合规律电路半加器、全加器及规律运算5实 验 三 R-S,D,JK触发器9试验四三态输出触发器，锁存器12试验五集成计数器及存放器15试验六译码器和数据选择器18试验七555 时基电路21二、选做试验局部试验八时序电路测试机争论26试验九时序电路应用29试验十四路优先判决电路31三、创系列数字集成电路设计试验局部试验十一全加器的模块化程序设计与测试33试验十二串行进位加法器的模块化程序设计与测试35试验十三N 选 1 选择器的模块化程序设计与测试36试验一 门电路规律功能及测试一、试验目的1. 生疏门电路规律功能2. 生疏数字电路学习机及示波器使用方法二、试验仪器及材料1. 双踪示波器2. 器件74LS00二输入端四与非门2 片74LS20四输入端双与非门1 片74LS86二输入端四异或门1 片74LS04六反相器1 片三、预习要求1. 复习门电路工作原理及相应规律表达式。2. 生疏所用集成电路的引线位置及引线用途。3. 了解双踪示波器的使用方法。四、试验内容试验前按学习机使用说明先检查学习机电源是否正常，然后选择试验用的集成电路，按自己设计的试验电路图接好连线，特别留意 Vcc 及接地线不能接错。线接好后经试验指导教师检查无误方可通电试验。试验中改动接线需先断开电源， 接好线后再通电试验。1. 测试门电路规律功能图 1.1（1） 选用四输入与非门 74LS20 一只，插入面包板，按图 1.1 接线，输入端接 S1S4电平开关输出端口，输出端接电平显示发光二极管D1D8 任意一个。（2） 将电平开关按表 1.1 置位，分别测输出电压及规律状态。表 1.1VCC&y1142465V7输入输出1234Y电压VHHHHLHHHLLHHLLLHLLLL2. 异或门规律功能测试。12=13A910=18456V=1By图 1.2（1） 选二输入四异或门电路 74LS86，按图 1.2 接线，输入端 1、2、4、5 接电平开关，输出端 A、B、Y 接电平显示发光二极管。（2） 将电平开关按表 1.2 置位，将结果填入表中。表 1.2输出输入ABYY电压V LLLLHLLLHHLLHHHLHHHLLHLH3. 规律电路的规律关系。1用 74LS00 按图 1.3、1.4 接线，将输入输出规律关系分别填入表 1.3、表 1.4 中表1.3图 1.3输入AB输出Y4&651&13&3229&81012 &11Z13LLLHHLHHAYB图 1.42写出上面两个电路规律规律表达式。4. 规律门传输延迟时间的测量。用六反相器非门按图 1.5 接线，输入 80Hz 连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的 tpd 值。表1.4输入输出ABYLLLHHLHH11211211211211211 2输出4 &569 &1081 &231 &212&11313Ay 图 1.5B5. 利用与非门控制输出。用一片 74LS00 按图 1.6 接线，S 接任意电平开关，用示波器观看S 对输出脉冲的掌握作用。6. 用与非门组成其他门电路并测试验证。1组成或非门。用一片二输入端四与非门组成或非门Y = A - B = A × B画出电路图，测试并填表 1.5图 1.61&32SY45&6Y1&32S表1.5表1.6输入输出ABYABY00000101101011112组成异或门（a） 将异或门表达式转化为与非门表达式。（b） 画出规律电路图。（c） 测试并填表 1.6.五、试验报告1. 按各步骤要求填表并画规律图。2. 答复以下问题：（1） 怎样推断门电路规律功能是否正常？（2） 与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时制止脉冲通过？（3） 异或门又称可控反向门，为什么？试验二 组合规律电路半加器全加器及规律运算一、试验目的1. 把握组合规律电路的功能测试。2. 验证半加器和全加器的规律功能。3. 学会二进制数的运算规律。二、试验仪器及材料器件74LS00二输入端四与非门3 片74LS86二输入端四异或门1 片74LS54四组输入与或非门1 片三、预习要求1. 预习组合规律电路的分析方法。2. 预习用与非门和异或门构成的半加器、全加器的工作原理。3. 预习二进制数的运算。四、试验内容试验 1： 组合规律电路功能测试。12&11113G32&111&23Y12G1G634B5&16G410& 1945&26Y2G78G2G5C12&21113A图 2.1（1） 用 2 片 74LS00 组成图 2.1 所示规律电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。（2） 图中 A、B、C 接电平开关，Y1、Y2 接发光管电平显示。（3） 按表 2.1 要求，转变 A、B、C 的状态填表并写出 Y1、Y2 规律表达式。（4） 将运算结果与试验比较。输入表2.1输出ABCY1Y2000001011111110100101010试验 2：基于一个 74LS86 芯片和一个 74LS00 芯片的半加器设计测试用异或门74LS86和与非门组成的半加器的规律功能。依据半加器的规律表达式可知，半加器Y 是 A、B 的异或，而进位Z 是 A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图 2.2。图 2.2半加器的规律电路（1） 在学习机上用异或门和与门接成以上电路。A、B 接电平开关 S。Y、Z接电平显示。（2） 按表 2.2 要求转变 A、B 状态，填表。A0101输入端B0011Y输出端Z表2.2试验 3：试验 2：基于三个 74LS00 芯片的全加器设计测试全加器的规律功能（1） 写出图 2.3 电路的规律表达式。（2） 依据规律表达式列真值表。（3） 依据真值表画规律函数 SiCt 的卡诺图。图 2.3Bi、Ci-1Bi、Ci-1Ai0 00 11 110Ai0 00 11 1100011Si=Ci=（4） 填写表 2.3 各点状态AiBiCi-1YZX1X2X3SiCi表 2.3000010100110001011101111（5） 按原理图选择与非门并连接进展测试，将测试结果记入表2.4，并与上表进展比 较看规律功能是否全都。4. 测试用异或、与或和非门组成的全加器的规律功能。全加器可以用两个半加器和两个与门一个或门组成，在试验中，常用一块双异或门、一个与或非门和一个与非门实现。（1） 画出用异或门、与或非门和非门实现全加器的规律电路图，写出规律表达式。（2） 找出异或门、与或非门和与门器件按自己画出的图接线。接线时留意与或非门中不用的与门输入端接地。（3） 当输入端Ai、Bi、及Ci-1 为以下状况时，用万用表测量Si 和 Ci 的电位并将其转为规律状态填入下表。AiBiCi-1SiCiCi-1SiCi01010101输出端表 2.4000010100110001011101111Ai00001111输入端Bi00110011五、试验报告1. 整理试验数据、图表并对试验结果进展分析争论。2. 总结组合规律电路的分析方法。试验三 触发器一RS，D，JK一、试验目的1. 生疏并把握 RS、D、JK 触发器的构成，工作原理和功能测试方法。2. 学会正确使用触发器集成芯片。3. 了解不同规律功能 FF 相互转换的方法。二、试验仪器及材料1. 双踪示波器2. 器件74LS00 74LS74二输入端四与非门1 片双 D 触发器1 片1 片三、试验内容74LS112双 JK 触发器QQ1. 根本 RSFF 功能测试：两个 TTL 与非门首尾相接构成的根本RSFF 的电路如图 3.1 所示。：（1） 试按下面的挨次在S、 Rdd&312&645SdRdS=0dS=1dS=1dS=1dR =1ddR =1dR =0dR =1图 3.1 根本 RSFF 电路观看并记录 FF 的Q 、Q 端的状态，将结果填入下表 3.1 中，并说明在上述各种输入状态下，FF 执行的是什么功能？SdRQQd规律功能01111011表 3.1DRd QCPQSd（2） S端接低电平， R 端接脉冲。dd（3） Sd端接高电平， Rd端接脉冲。（4） 连接Rd、Sd，并加脉冲。记录并观看2、3、4三种状况下， Q 、Q 端的状态。从中你能否总结出根本 RS FF 的 Q 或Q 端的状态转变和输入端Sd 和 Rd 的关系。（5） 当Sd 、Rd 都接低电寻常，观看Q 、Q 端的状态。当Sd 、Rd 同时由低电平跳为高电寻常留意观看Q 、Q 端的状态，重复 35 次看Q 、Q 端的状态是否一样，以正确理解“不定”状态的含义。2. 维持一堵塞型 D 触发器功能测试。双 D 型正边沿异步置 1 端，置0 端或称异步置位，复位端。CP 为时钟脉冲端。（1） 分别在Sd 、 Rd 端加低电平，观看并记录Q 、Q 端的状态。（2） 令Sd 、 Rd 端为高电平，D 端分别接高，低电平，用点动脉冲作为JSdQCPRdKQCP，观看并记录当CP 为 0、1、时Q 端状态的变化。图 3.2 D FF 规律符号（3） 当S = R =1、CP=0或 CP=1，转变 Ddd端信号，观看 Q 端的状态是否变化？整理上述试验数据，将结果填入下表 3.2 中。（4） 令S= R =1，将 D 和Q 相连，CP 加连续脉冲，用双踪示波器观看dd并记录 Q 相对于 CP 的波形。SRdCPDQnQn 1d001XX1010XX10110101111表 3.22. 负边沿 JK 触发器功能测试。双 JK 负边沿触发器 74LS112 芯片的规律符号如图 3.3 所示。自拟试验步骤，测试其功能，并将结果填入表 3.3 中。假设令 J=K=1 时，CP 端加连续脉冲，用双踪示波器观看 QCP 波形，和 DFF 的和Q 端相连时观看到的端的波形相比较，有何异同点？3. 触发器功能转换图 3.3（1） 将触发器和 JK 触发器转换成 T 触发器，列出表达式，画出试验电路图。（2） 接入连续脉冲，观看各触发器 CP 及 Q 端波形。比较两者关系。（3） 自拟试验数据表并填写之。表 3.3SRdCPJKQnQn 1d01XXXX10XXXX110X0111X011X0111X11四、试验报告1. 整理试验数据并填表。2. 写出试验内容 3、4 的试验步骤及表达式。3. 画出试验 4 的电路图及相应表格。4. 总结各类触发器的特点。试验四 三态输入触发器及锁存器一、试验目的1. 把握三态输入触发器及锁存器的功能及使用方法。2. 学会用三态输入触发器和锁存器构成的功能电路。二、试验仪器及材料1. 双踪示波器2. 器件CD4043三态输出四RS 触发器一片74LS75四位 D 锁存器一片三、试验内容1. 锁存器功能及应用图 4.1 为 74LS75 四 D 锁存器，每两个 D 锁存器由一个锁存信号 G 掌握，当 G 为高电寻常，输出端 Q 随输入端 D 信号的状态变化，当 G 由高变低时，Q 锁存在 G 端由高变低前 Q 的电平上。QGGQQGGQ/QDD/Q/QDD/Q16151413121110912345678图 4.1（1） 验证图 4.1 锁存器功能，并列出功能状态表。（2） 用 74LS75 组成的数据锁存器按图 4.2 接线，1D4D 接规律开关作为数据输入端，G1,2 和 G1,4 接到一起作为锁存选通信号 ST，1Q4Q 分别接到 7 段译码器的 AD 端，数据输出由数码管显示。设：规律电平 H 为“1”，L 为“0”ST=1， 输入 0001,0011,0111，观看数码管显示。ST=0， 输入不同数据，观看输出变化。161S41R2Q132S6Q22R273S123R2Q3114S144R1Q415EN5613VCC21DS1Q16A译码器832D2Q15B63D3Q18C74D4Q9DST134G1,2 GND G3,41274LS75A规律电平VSS图 4.2图 4.32. 三态输出触发器功能及应用。4043 为三态 RS 触发器，其包含有四个RS 触发器单元，输出端均用 CMOS 传输门对输出状态施加掌握。当传输门截止时，电路输出呈“三态”，即高阻状态。管脚排列见图 4.3。（1） 三态输入 RS 触发器功能测试验证 RS 触发器功能，并列出功能表。留意：a不用的输入端必需接地，输出端可悬空。b留意判别高阻状态，参考方法：输出端为高阻状态时用万用表电压档测量电压为零，用点组档测量电压为无穷大。（2） 用三态触发器 4043 构成总线数据锁存器图 4.4 是用 4043 和一个四 2 输入端与非门 4081数据选通器 及一片 4069做缓存冲器构成的总线数据锁存器。（A） 分析电路的工作原理。提示：ST 为选通端，R 为复位端，EN 为三态功能掌握端。（B） 写出输出端 Q 与输入端 A、掌握端 ST、EN 的规律关系。（C） 按图接线，测试电路功能，验证1的分析。留意：4043 的 R 和 EN 端不能悬空，可接到规律开关上。四、思考和选做1. 图 4.2 中输出端 Q 与输入端 A 的相位是否全都？假设想使输出端和输入端完全全都，应如何改动电路？2. 假设将输入端 A 接不同频率脉冲信号，输出结果如何？试试看。五、试验报告1. 总结三态输出触发器的特点。2. 整理并画出 4043 和 74LS75 的规律功能表。3. 比较图 4.2 和图 4.4 锁存器的异同，总结锁存器的组成、功能及应用。+5U?14U?U?12161A1B1Q02431S1R1Q21142Q1562A2BQ19672S2R2Q934Q2893A3BQ21012113S3R3Q1056Q312134A4BQ3114154S4RS4Q11312Q4812211794043404340697数数据据输入输出STR EN图 4.4试验五 集成计数器及存放器一、试验目的1. 生疏集成计数器的规律功能和各掌握端作用。2. 把握计数器使用方法。二、试验仪器及材料1. 双踪示波器2. 器件：74LS9074LS00三、试验内容及步骤十进制计数器2 片二输入端四与非门1 片QAQBQCQDR0(1)S9(1)11模二模五21R0(2)S9(2)AB1. 集成计数器 74LS90 功能测试。74LS90 是二一五一十进制异步计数器， 规律简图为图 5.1 所示74LS90 具有下述功能： 直接置 0R01R02=1直接置 9S91S92=1 二进制计数CP1 输入QA 输出图 5.1 74LS90 规律图 五进制计数CP2 输入QDQCQB 输出十进制计数两种接法如图 6.2A、B 所示按芯片引脚图分别测试上述功能并填入表 5.1、表 5.2、表 5.3 中。CQA QB QC QDB90A R0(1)R0(2)S9(1)S9(2)CQA QB QC QDB90A R0(1)R0(2)S9(1)S9(2)CPCP2. 计数器级连（A） 十进制（B） 二五混合进制分别用 2 片 74LS90 计数器级连成二五混合进制、十进制计数器。（1） 画出连线电路图。（2） 按图接线，并将输出端接到相应数码显示器的输入端，用单脉冲作为输入脉冲验证设计是否正确。表 5.1 功能表表 5.3 十进制XLXLLXLXLXXLXLLX计数0QAQBQCQD123456789计数0QDQCQBQA123456789输出表 5.2 二五混合进制R01R02S91 S9输出输出QDQCQB2QAHHLXHHXLXXHH3. 任意进制计数器设计方法承受脉冲反响法称复位法或置位法。可用 74LS90 组成任意模M 计数器，图 5.3 是用 74LS90 实现模 7 计数器的两种方案。图A承受复位法，即计数计到 M 异步清 0。图B承受置位法，即计数器 M1 异步置 0。CQA QB QC QDR0(2)90S9(2)R0(1)BS9(1)AC231QA QB QC QDR0(2)90 S9(2)R0(1)BCPAS9(1)ACP图 5.374LS90实现七进制计数方法当实现十以上进制的计数器时可将多片级连使用。图 5.4 是 45 进制计数的一种方案，输出为 8421 BCD 码。图 5.4（1） 按图 5.4 接线，并将输出接到显示器上验证。（2） 设计一个六十进制计数器并接线验证。（3） 记录上述试验各级同步波形。四、试验报告1. 整理试验内容和各试验数据。2. 画出试验内容 1、2 所要求的电路图及波形图。3. 总结计数器使用特点。试验六 译码器和数据选择器一、试验目的1. 生疏集成译码器。2. 了解集成译码器应用。二、试验仪器及材料1. 双踪示波器2. 器件74LS13924 线译码器1 片74LS153双 4 选 1 数据译码器1 片74LS00二输入端四与非门1 片三、预习要求1. 预习译码器的工作原理。2. 预习数据选择器的工作原理。四、试验内容内容 1. 译码器功能测试装将 74LS139 译码器按图 6.1 接线，按表6.1 输入电平分别置位，填输出状态表表 6.1输入使输出选择能Y1Y2Y3GBAHXY4XLLLLLHLHLLHH图 6.1内容 2. 译码器转换将双 24 线译码器转换为 38 线译码器。（1） 复画出转换电路图；（2） 在学习机上接线并验证设计是否正确；（3） 设计并填写该 38 线译码器功能表，画出输入、输出波形； 内容 3. 安数据选择器的测试及应用；5复将双 4 选 1 数据选择器 74LS153 参照图 6.2 接线，测试其功能并填写功能表；7. 在将学习机脉冲信号源中固定连续脉冲 4 个不同频率的信号连接到数据选择器 4 个输入端，将选择端置位，使输出端可分别观看到 4种不同频率脉冲信号；3设分析上述试验结果并总结数据选择器作用；图 6.2 表 6.2选择端数据输入端输出掌握输出B AC0C1C2C3GYX XX X X XHL LL X X XLL LH X X XLL HX L X XLL HX H X XLH LX X L XLH LX X H XLH HX X X LLH HX X X HL五、试验报告1. 画出试验要求的波形图。2. 画出试验内容 2、3 的接线图。六、思考题1. 总结译码器和数据选择器的使用体会。试验七 555 时基电路一、试验目的1. 把握 555 时基电路的构造和工作原理，学会对此芯片的正确使用。2. 学会分析和测试用 555 时基电路构成的多协振荡器、单稳态触发器，RS 触发器等三种典型电路。二、试验仪器及材料1. 示波器2. 器件NE556或 LM556，5G556 等双时基电路1 片二极管 1N41482 只电位器 22K，1K2 只电阻、电阻假设干扬声器一支三、预习要求1. 预习 555 时基电路的工作原理。四、试验内容内容 1. 时基电路功能测试本试验所用的 555 时基电路芯片为 NE556，同一芯片上集成了两个各自独立的 555 时基电路，图中各管脚的功能简述如下：（1） TH 高电平触发端：当 TH 端电平大于 2/3Vcc，输出端 OUT 呈低电平，DIS 端导通；（2） TR 低电平触发端：当TR 端电平小于 1/3Vcc 时，OUT 端呈现高电平，DIS 端关断；（3） R 复位端： R =0，OUT 端输出低电平，DIS 端导通；（4） VC 掌握电压端：VC 接不同的电压值可以转变 TH、TR的触发电平值；（5） DIS 放电端：其导通或关断为 RC 回路供给了放电或充电的通路；（6） OUT 输出端；表 7.1芯片的功能如表 7.1 所示，管脚如图 7.1 所示，功能简图如图 7.2 所示。（1） 按图 7.3 接线，可调电压取自电位器分压器；（2） 按表 7.1 逐项测试其功能并记录； 内容 2. 555 时基电路构成的多谐振荡器电路如图 7.4 所示。图 7.1 时基电路 556 管脚图图 7.2 时基电路功能简图图 7.3 测试接线图图 7.4 多谐振荡器电路（1） 按图接线。图中元件参数如下： R1=15KR2=5K C1=0.033FC2=0.1F（2） 用示波器观看并测量 OUT 端波形的频率；和理论估算值比较，算出频率的相对误差值；8. 假设将电阻值改为 R1=15KR2=10K，电容 C 不变，上述的数据有何变化？4依据上述电路的原理，充电回路的支路是 R1R2C1，放电回路的支路是 R2C1，将电路略作修改，增加一个电位器 RW 和两个引导二极管，构成图 7.5 所示的占空比可调的多谐振荡器；q =R1其占空比 q 为R + R12转变 RW 的位置，可调整 q 值；合理选择元件参数(电位器选用 22K)，使电路的占空比 q=0.2，调试正脉冲宽度为 0.2ms；调试电路，测出所用元件的数值，估算电路的误差； 内容 3. 555 构成的单稳态触发器试验如图 7.6 所示。图 7.5 占空比可调的多谐振荡器电路图 7.6 单稳态触发器电路（1） 按图 7.6 接线，图中R=10K，C1=0.01F，V1 是频率约为 10KHZ 左右的方波时，用双踪示波器观看 OUT 端相对于 V1 的波形，并测出输出脉冲的宽度 TW；（2） 调整 V1 的频率，分析并记录观看到的 OUT 端的波形变化；（3） 假设想使 TW=10S，怎样调整电路？测出此时各有关的参数值；内容 4. 555 时基电路构成的 R-S 触发器试验如图 7.7 所示。（1） 先令VC 端悬空，调整R，S 端的输入电平值，观看 V0 的状态在什么时刻由 0 变 1，或由 1 变 0？测出 V0 的状态切换时，R、S 端的电平值；（2） 假设要保持 V0 端的状态不变，用试验法测定 R、端应在什么电平范围内？整理试验数据，列成真值表的形式； 和 RSFF 比较，规律电平、功能图 7.7 R-S 触发器电路等有何异同；（3） 假设在 VC 端加直流电压 VCV，并令 VCV 分别为 2V,4V 时，测出此时 V0 状态保持和切换时R、S 端应加的电压值是多少？试用试验法测定；内容 5. 应用电路图7.8 所示用556 的两个时基电路构成低频对高频调制的抢救车警铃电路。（1） 参考试验内容 2 确定图 7.8 中未定元件参数；（2） 按图接线，留意扬声器先不接；（3） 用示波器观看输出波形并记录；（4） 接上扬声器，调整参数到声响效果满足；图 7.8 用时基电路组成警铃电路内容 6. 时基电路使用说明556 定时器的电源电压范围较宽，可在-5V-16V 范围内使用假设为 CMOS的 555 芯片则电压范围在-3V-18V 内电路的输出有缓冲器，因而有较强的带负载力量，双极性定时器最大的灌电流和拉电流都在 200mA 左右，因而可直接推动 TTL 或 CMOS 电路中的各种电路，包括能直接推动蜂鸣器等器件。本试验所使用的电源电压 VCC=-5V。五、试验报告1. 按试验内容各步要求整理试验数据。2. 画出试验内容 3 和 5 中的相应波形图。3. 画出试验内容 5 最终调试满足的电路图并标出各元件参数。六、思考题1. 总结时基电路根本电路及使用方法。一、试验目的试验八 时序电路测试及争论1. 利把握常用时序电路分析，设计及测试方法。2. 训练独立进展试验的技能。二、试验仪器及材料1. 双踪示波器2. 器件74LS73双 J-K 触发器2 片74LS175四 D 触发器1 片74LS10三输入端三与非门1 片三、预习要求74LS00二输入端四与非门1 片1. 预习时序电路的工作原理。四、试验内容内容 1. 异步二进制计数器2按图 8.1 接线图 8.1（2） 由 CP 端输入单脉冲，测试并记录 Q1Q2 端状态及波形；（3） 试将异步二进制加法计数改为减法计数，参考加法计数器，要求试验并记录；内容 2. 异步二十进制加法计数器2按图 8.2 接线.QA、QB、QC、QD 4 个输出端分别接发光二极管显示，CP 端接连续脉冲或单脉冲；（2） 在 CP 端接连续脉冲，观看 CP、QA、QB、QC 及 QD 的波形；（3） 画出 CP、QA、QB、QC 及 QD 的波形；图 8.2内容 3. 自循环移位存放器环形计数器。（4） 按图 8.3 接线，将A、B、C、D 置为 1000，用单脉冲计数，记录各触发器状态；图 8.3改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”模拟干扰信号作用的结果，观看计数器能否正常工作，分析缘由；2按图 8.4 接线，与非门用 74LS10 三输入端三与非门重复上述试验， 比照试验结果，总结关于自启动的体会；五、试验报告图 8.41. 画出试验内容要求的波形及记录表格。六、思考题1. 总结时序电路特点。试验九 时序电路应用一、试验目的1.通过试验，把握一般同步时序电路的功能测试方法，学会自行设计同步时序电路。二、试验仪器及材料1. TTL 芯片2. 74LS112双下降沿沿 J-K 触发器1 片74LS00四 2 输入与非门1 片74LS86四 2 输入异或门1 片74LS512 路 3-3 输入，2 路 2-2 输入与或非门三、预习要求1. 预习一般同步时序电路的功能测试方法。四、试验内容内容 1. 同步时序电路的功能测试图 9.1 所示电路为一般的同步时序电路。图中x 为输入量，z 为电路的输出。FF1、FF2 用 74LS112 双下降沿触发的触发器。完成电路的接线。用点动脉冲作为时钟 cp，测试电路的功能，并将结果画成状态转换图的形式。内容 2. 同步时序电路的设计图 9.1 同步时序电路图 9.2 状态转移图图 9.2 所示为某同步时序电路的状态转换图。图中 Y、X 为