E_fuse阵列高效率测试验证方案及实现_陈礼清.docx
《E_fuse阵列高效率测试验证方案及实现_陈礼清.docx》由会员分享,可在线阅读,更多相关《E_fuse阵列高效率测试验证方案及实现_陈礼清.docx(5页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、 研堯与镘钟 电子测量技术 ELECTRONIC MEASUREMENT TECHNOLOGY 第 37 卷第 11 期 2014 年 11 月 E-fuse 阵列高效率测试验证方案及实现 陈礼清林光启赵瑞豪梅杰胡启誉张克堂 (中芯国际集成电路制造有限公司产品部上海 201203) 摘要:随着电编程熔丝 ( E-fuse)技术在集成电路领域中的应用越来越广泛,对测试验证环节的要求也越来越高,测 试人员也面临更大的挑战,因此在电编程熔丝开发过程中,如何提高 E-fuse 测试验证效率是研究的重点和难点之一。 基于E-fuse 阵列在测试验证上的效率低、样品需求多、数据分析难等问题,对现有的测试验
2、证方法提出了一种 E-fuse 阵列 bits层面上实现编程的测试方案。相比较传统测试流程,该方案可以节省 38. 8%甚至 90%以上的测试验证时 间,同时还具有测试设置方便、样品需求少、数据精确度高等特性。 关键词:测试技术;电可编程熔丝;高效率;验证 中图分类号: TN407 文献标识码 : A 国家标准学科分类代码: 510.3010 High efficiency testability validation method for E fuse array Chen Liqing Lin Guangqi Zhao Ruihao Mei Jie Hu Qiyu Zhang Ketang
3、 (Semiconductor Manufacturing International Corporation, Product Department, Shanghai 201203, China) Abstract: As electrically programmable fuse (E-fuse) becomes broadly used in integrated circuits applications? the demand on testability validation becomes higher. How to efficiently develop testabil
4、ity validation methods become an important and difficult challenging research issue for testing engineers. The traditional serial E-fuse validation method requires lengthy test time and many samples with difficult test data analysis. In view of the above issues, this paper introduces a highly effici
5、ent E-fuse testability validation and evaluation method with bit level programming technology. Compare to the traditional serial E-fuse testing, this bit level programming methodology can save 38. 8% (up to more than 90%) of the validation time. This new methodology also has the advantage of conveni
6、ent testing setup, requires fewer samples, and results in more accurate E-fuse elements testing confirmation. Keywords: testing technology; electrically programmable fuse; high efficiency; verification i 引 言 电可编程溶丝 E-fuse ( electrically programmable fuse)1_3技术是基于电迀移 ( EM)4_6和多晶硅熔丝特性 6_8 发展起来的一种电可编程熔
7、丝技术。它具有一次可编程存 储器的特点,可以根据不同功能来编程电路,同时其还具有 兼容 CMOS 工艺、体积小、成本低、可以封装后再配置和可 缩小性强等优越性能。目前己在密码保护 1 、电路修 调 H。 、 BIST(Build In Self test)技术 1 -11、自修复技术 12_14 等领域具有广泛的应用。 测试验证 15_16是 : -佗兄开发的重要组成部分,它贯穿 E-fuse 设计、制造、应用的全过程,也是保证 E-fuse 性能、 质量的关键之一。测试验证成本在 E-fuse 设计成本中占 有较大的比例 16_23,如何降低测试验证成本是制造商、设计 和测试人员一直考虑的重
8、点。另外,随着 E-fuse 工艺节点 的缩小以及集成度的增加,其结构基本元件也变得更容易 受各式缺陷或杂质的影响,即也意味着 E-fuse 测试验证复 杂度和难度进一步加大。因此, E-fuse 阵列高效测试验证 方法的研宄在电编程熔丝开发过程中是及其重要的。 目前 fuse阵列测试验证的方法 18_19主要是在晶圆层 面上验证多种形状、不同掺杂类型、多种编程条件及温度的 阵列,通过测试结果来确定设计方向。针对 fuse 阵列在测 试验证上的效率低、样品需求多、数据分析难等问题,将具 体介绍一种在 E-fuse阵列 bits 层面上实现编程的测试原 理及其实现方法,从而提高测试验证效率及优化
9、测试。 2 E- f u S e 阵列的基本原理和结构特征 E-fuse 测试验证阵列种类多样,目前最为常见是具有 10 bits 并行输入地址端口的 1 KB 并入 E-fuse 阵列。 E- 收稿日期: 2014-08 11 第 37 卷 电 子 测 量 技 术 fuse 基本储存单元结构示意如图 1 所示, E-fuse 溶断前是 一个阻值很小的电阻 ,一 般为 20 150 n2 18 19。 NMOS 是 编程MOS 管,当其栅极给一个电压且保持时间为的 脉冲, NMOS导通,同时加电压有电流 Z从 E-fuse Link 流过, I足够大时, E-fuse Link 发生电子迀移和
10、热断裂至永 久性断裂。此时 , V_电路探测到其阻值增加 4 个数量级 以上,则输出高电平 1_3。 GND 图 1 E-fuse 基本储存单元原理 图 2 是比较常见的多晶硅熔丝的截面图 1,从图中可以看 出, E-fuse Link 主要由绝缘层 ( STI- xide)、多晶桂 ( P+ Pol” Si)和金属桂化物层 (Nitride, 介质层 )组成 K 4。多晶桂溶丝电 学性质由顶层的介质层的膜方块电阻所决定,所以其尺寸和 形状的不同,多晶硅熔丝初始电阻值不同,所需编程电压也不 同且不都是线性关系 18_19。多晶硅层重 P 掺杂、 P 掺杂、 n 掺杂 以及没有掺杂等掺杂类型也对
11、熔丝的电学有很大的影响 18_19。 决定编程条件的因素更复杂,主要由电路设计来保证,同时也 受工艺和实际应用环境特别是温度影响。因此,在 E-fuse 开 发过程中需要验证多种形状、不同掺杂类型、多种编程条件及 温度等因素的阵列,寻找满足客户需求的 E-fuse具体参数,来 确定更好的设计。可见,随着工艺节点的发展 E-fuse 验证工 作越来越复杂,需要投入巨大的人力和测试成本 2(h23。 因此, 设计合理高效的测试验证方法就显得十分重要。 3 E-fuse 晶圆局效测试实现流程和方法 3.1 传统 E-fuse 晶圆的测试流程介绍 目前普遍采用的测试方法,如图 3 所示。假设 E-fu
12、se 测试验证晶圆 X 可测 Shot 数为 M, 一个 Shot 由 A X B 个 E-fuse Die, 每个 E-fuse Die 有相同的 E-fuse 储存单元数为 R, 编程条件 Y 数目为 iV。 每个储存单元储存 lbit, N 个储 存单元存储N bits。 如图 3 所示,由于每片晶圆上包括多 种工艺条件的E-fuse 阵列 Die, 工艺条件数是 A X B 倍数 P, 而每一个编程条件对应一个晶圆。如果晶圆里面同种 工艺 Die 足够多为 Q,可以在一个晶圆上建立 Q 个测试 Map, 一个测试 Map 对应一个编程条件。 图 3 普遍使用的 E-fuse 晶圆测试流
13、程 图 3 为现有对 E-fuse 晶圆测试流程,执行步骤 S1:开 始测试;执行步骤 S2:晶圆 X=l-iV 的测试 Setup;执行步 骤 S3:晶圆在编程条件了下的测试;执行步骤 S4:判断是 否通过测试;执行步骤 S5:如果测试失效,进行失效分析后 结束;执行步骤 S6:如果测试合格,则完成这一编程条件的 测试;执行步骤 S7:判断是否完成所有的测试条件,如果没 有完成,则继续执行 S2S7;执行步骤 S8:如果测试完成所 有的测试条件,则完成测试结束。 现有的测试方法,由于是各种工艺的 Die 在同一种编 辑条件下测试,需要多次的测试才能完成所有的编程条件, 即测试条件改变需要软件
14、和硬件重新设置。这种情况下, 不同编程条件在不同晶圆上测试,测试结果易受测试环境 影响;另外晶圆中间和边缘部分的性能及本身的性能也会 不同,这就增加了结果分析的难度。多次的测量会增加测 试成本,消耗大量设置和测试时间,出错的几率也会增大。 另外,由于 E-fuse 只能编程一次的特性,测试条件多的话 会消耗大量的样品。针对上述情况,目前也采取了一些改 进的措施,例如在晶圆上增加同一种工艺 E-fuse Die 的量, 12 陈礼清等: E-fuse 阵列高效率测试验证方案及实现 第 11 期 可以通过建立多个测试 Map 的方式,即一个测试条件对应 一个测试 Map。 这样一个晶圆就可以测试验
15、证多个测试 条件了,但是一个晶圆的量是有限的。 3.2 改进的 E-fuse 晶圆的测试流程介绍 为了解决上述问题,基于多年的测试经验积累和总 结,开发出了一种高效率 E-fuse 测试验证方法。如图所 示 4 所示,条件假设如上所述。通过修改测试程序来实 现 E-fuse 在 bits 层面上编程,把每一个 Die 里面的 bits 进行不同的编程条件进行测试,可以根据 bits 和编程条件 图 4 改进的 E-fuse 晶圆测试流程 数量进行分配。利用现有资源,不需要增加其他的软 件或者硬件,方便、有效、精度高、快速地测试 E-fuse 阵 列。图 4 为优化后的 E-fuse 阵列测试流
16、程,执行步骤 S1:开始测试 ;执行步骤 S2:晶圆 X=1 的测试软件及 硬件设置;执行步骤 S3:晶圆在编程条件乃一! 下的 测试;执行步骤 S4:判断是否通过测试;执行步骤 S5: 如果测试失效,进行失效分析后结束;执行步骤S6:如 果测试合格,则完成所有条件的测试。 如果认为测试的量不够,可以用 X 片晶圆一同测 试。乃一 7可以根据编程条件数和产品 Die 里面 bits 的量进行分配,如一个 Die 有 R 个存储单元,则 R/N 个 bits 在同一编程条件下测试,具体实现方式可以参 考图 5 和图 6。假设产品是 10 bits并行输入地址端口 的 1 KB 并入 E-fuse
17、阵列,测试条件 iV=32。 如图 5 所 示,每相邻的 32 bits 对应一个测试条件,直至分配完 成所有测试条件。如图 6 所示,每相邻的 bits 对应测 试条件也跟着变化,分配完成所有测试条件,直至所有 bits。 2 种方法各有优缺点,方法 1 测试程序相对简 单,但是样品选择性较差;方法 2 测试程序相对较复 杂,但是样品选择性较好。实际测试中可以根据产品 的要求以及程序的开发难易程度来考量,选择哪种 方式。 Bits Condtions Bits Condtions Bit0-31 T1 Bit512-543 T17 Bit32-63 T2 Bit544-575 T18 Bit
18、64-95 T3 Bit576-607 T19 Bit96-127 T4 Bit608-639 T20 Bitl28-159 T5 Bit640-671 T21 Bitl60-191 T6 Bit672-703 T22 Bitl 92-223 T7 Bit704-735 T23 Bit224-255 T8 Bit736-767 T24 Bit256-287 T9 Bit768-799 T25 Bit288-319 T10 Bit800-831 T26 Bit320-351 Til Bit832-863 T27 Bit352-383 T12 Bit864-895 T28 Bit384-415 T
19、13 Bit896-927 T29 Bit416-447 T14 Bit928-959 T30 Bit448-479 T15 Bit960-991 T31 Bit480-511 T16 Bit992-1023 T32 图 5 具体实现方式 1 Bits Condtions Bits Condtions BitO.32.64. 992 T1 Bitl6.33.80.1008 T17 Bitl.33.65. 993 T2 Bitl 7.33.81. 1009 T18 Bit2.34.66. 994 T3 Bitl8.33.82.1010 T19 Bit3,35,67. 995 T4 Bitl9,3
20、3,83.1011 T20 Bit4,36,68._ 996 T5 Bit20,33,84.1012 T21 Bit5.37.69. 997 T6 Bit20.33.85.1013 T22 Bit6.38.70. 998 T7 Bit21.33.86.1014 T23 Bit7.39.71. 999 T8 Bit22.33.87.1015 T24 Bit8,40,72. 1000 T9 Bit23,33,88.1016 T25 Bit9.41.73. 1001 T10 Bit24.33.89.1017 T26 Bitl0,42,74 .1002 Til Bit25,33,90.1018 T27
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- E_fuse 阵列 高效率 测试 验证 方案 实现 陈礼清
限制150内