ESD保护版图设计.doc
《ESD保护版图设计.doc》由会员分享,可在线阅读,更多相关《ESD保护版图设计.doc(27页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、苏州市职业大学工科类毕业论文(设计)摘要静电放电(简写为ESD)是集成电路(简写为IC)在制造、运输、以及使用过程中经常发生并导致IC芯片损坏或失效的重要原因之一。工业调查表明大约有40的IC失效与ESD/EOS(过强的电应力)有关。因此,为了获得性能更好更可靠的IC芯片,对ESD开展专门研究并找到控制方法是十分必要的。随着芯片尺寸的持续缩小,ESD问题表现得更加突出,已成为新一代集成电路芯片在制造和应用过程中需要重视并着力解决的一个重要问题。论文论述了CMOS集成电路ESD 保护的必要性,研究了在CMOS电路中ESD 保护结构的设计原理,分析了该结构对版图的相关要求,重点讨论了在I/O电路中
2、ESD 保护结构的设计要求。论文所做的研究工作和取得的结果完全基于GGNMOS的器件物理分析,是在器件物理层次上研究ESD问题的有益尝试;相对于电路层次上的分析结果,这里的结果更加准确和可靠,可望为GGNMOS ESD保护器件的设计和制造提供重要参考。关键词:静电放电(ESD);接地栅NMOS;保护器件;电源和地AbstractThe electrostatic discharge (ESD) is integrated circuit (IC) in manufacturing, transportation, and use process occurs frequently and ca
3、use IC chips damage or failure of one of the important reasons. Industrial survey shows that about 40 percent of IC failure and ESD/EOS (overpowered electrical stress) relevant. Therefore, in order to obtain better performance more reliable IC chips, to carry out special research and find the ESD co
4、ntrol method is very necessary. Along with the continuous narrowing, chip size behaved more prominent ESD problems, has become a new generation of integrated circuit chip in the manufacture and application process needed to pay attention to and addressing an important question.This paper discusses t
5、he CMOS integrated circuit, the necessity of ESD protection in CMOS circuit was studied in the structure of ESD protection design principle, analyzes the structure on the map the relevant requirements, especially discussed in the I/O circuit ESD protection structure design requirements.Keywords: Ele
6、ctrostatic Discharge, GND gate NMOS, Protected Device, Power and Ground27力工努科的,择明论能候(对在计鼓与的,的暖的家个这中的陌到地很帮们事同感别,助的很来活生度的与的,老、元、鑫清亮师老予有理道处和知终们会倦诲亲么是吴活指批逐行我余百老吴论特成下的在是整,谢要,时彩而半这,的段开入我从束之活学半两号个划这到致 0 , , (, 子.与法 路集.建, 00版业电北.宝路集世,李 社出子 基设路集 人 ,,出业电计与成字 , .0 版子: 的路模 文响影利电保对应生中结 到要时面足件关路护 ,的版在, )生在可,的护 在既
7、(生器应 避须言人计电 于此实器 个导,与过的产位中回这得通的电 路电,的回寄会考漏的设,殊结 由,击路护致就那 效速快够能 计本路如阻电源小画中在流 吸用电接入尽图路护 二护 上路 收输一用次要在电保的 到 路 间 到 画图路护 ,保 应立中 一片考片个要题的一单护要常非模模效 电保因图物供可模的段试过是这制生发主计电 解有就电 好性设。为优行电件 前使成的工种。用,式计测再流调设用的路 统点护 成的路电电外措列了取过了视们引来护 的电,巨来路成 束结版的构护 设版护 求要可的品商满已,0 到电 路 米亚下考折芯在致的有力 下模/- 增力 抗式 强仅构护位 - 及边 、 最间若一的 ,的衬增
8、能尽电以。接底与个芯利放流 压之 此构位压 -的有有路电的际 化优达电使容工还计衡平等出度电性号输影特电结积、能 电在的护 节弱 现计图避匀做构结 外开部与线及的结保力 路体增, 多片芯有构样这置的片最的积面道泄电低 -供能 生,结电的 一计阻电走,可走 外 则原遵注设构的锁生防可环保级出,来防 可身 尺级输需就 地阻护输仅则计设 / 严时画型它中版管 寸出画小了阻的及间路 与接入,接入紧 级将必图原设版.设版的 路 电等构的 示所图,电接位用, 二进 尺加端入输情这为 底收入 是击达层氧端入因电端接位不 此略不阻上属衬流 由, 穿被可管部电流 大护 阻) (晶用图。太此信响能电。个之 件保
9、在压的时在 上驱步了。损 逆不的此击生晶 终加不电晶 -流对穴电成 离的空电,被,作间在些底进源子电正 间底。提衬存电于底流的收源的产部产空着伴崩生耗衬极时生 当会管向 下况工,接衬极栅 护 方方的护 示 -方接中护在 接是结器最,路值耐 出设面可一利流量能启管寄个晶漏底型- -寄一 的艺 器器 路电构 采此,兼 与 由硅、管、晶双二电器保 。常正影时工正在压电保箝即,流路路阻并电成时生在须器入和输连 就电/体。影 ,个到布由,入流 ,低 行平建需器相 与 因内芯 通 组两器输驱由/型。路 旁 计一护 因外路电 路通间 通 时 向受 通 , 正 通电低 到 通通阻 到 通通的 通放低 到 (块
10、是别,通 六要们中,原电 法测 设构保 锁生构抗并,的接在)如(的结,坏能自抗同电护应快 ,性工好需护 这,工结静时工正损载压路作 电路工要流 吸要旁个线源电 旁阻适 的脚芯任保害到路的 成工免的计路原保 测)(需引悬脚 ,接脚/有,电 施:式引悬引 ,接引 所, 正引向正悬引余 压 的负引地 :悬脚,放 对电 施引 式悬引,电 压 施, 模悬悬,放 压 的正, 模试种下会引 所性两都检次,行应之个任试,引意通以的路的片芯足几达纳在流放 。检的压 过求,用的通型模其 型机 (模、 模,三型 测 路 题的要者 骤步额要不求靠能 能尽有芯何能 的电步此因改并用外 来电流承 越规面 越度栅管小寸征电
11、 ,断艺电随之因效电成它果性坏器给设图护保的电 性些层原修中编用以 项最的菜 窗 库库入可径名应填, 选 。 如窗 是项 。即 选拉下 点是具 和 建中 同文相以)项 中出键鼠时( 的要击容相 是显分中的窗 示所 口 (器库开 等 有项要下 菜 。)称库存称及的 的系, 。 的 的建, 、 的,工很还工 当 相动就 在拟 具 选项 在称输 在件放择 在 文立。) 的使 或 建 须 一 除建据物其模创要在项 择分 线 进建。和称 的建分两 和 部 分: 库窗 窗 。所 如窗 打 ,窗 打项 下菜菜。等 , , , 有,种包 成 单复是也非一,单个可元( (视多 元以 元些一据的整放用件于地库 个
12、以顺先们前具等 、 项的主单 菜菜使具工 。行线线义模照线局动启写局布主质学容、面电的各规则电量的含,小层与要主物层与了中规规学理则间层块则学理量工复而从用直以作后好器,器、塞件型耗强一义块性示序的优途层不同字先层层中在的定有,保系 等脚是线做,途括包) 规和 (布 学物 定) 义:下含 ) (显要艺立必前设因图,是口 即没的含则库艺别附工必的存因,的虑必图是不电形线换也线件,示表换示电每,的重设电是建 琐较比版 立库的 而青的工广受以,比法具 何能的证其设 提 环环 计设品成最计向进条工合,想的获能原作分构系辑上的从,信图产 ,图芯取系精或照,出,即芯统析 用常,设所图成最路电设过始统指向所
13、过设(程设为后先计辅机方方计 等等 , , + 要层图结图器 示所图构图结剖器 示所 面器反管 和 的简。而图由的分图故掩需体艺平构结版路成的到可流和过模出最计电关紧备的与。来图不层一骤同应相,图套组图表的路等流设立布动版、联证图版辑、构物事要桥工制设是版据据 的路成送终,计版后电行具设 为义计版关关计图集一学和的片系,立库元、 与定起发设集,计图电开都耗能高成中式式、计的迅。功成能电响程会而正能路成到它节的可所电现实版电路集就图以的生念路电图的计) 版成集现变种而奇空创会社使式计的这正芯小成至电、体 括元万上它路电般同它路电设设成介的环与设关伤伤遭或子使,成而接互这,的不们而静也器至甚之贮仪
14、人累电中的搬存试、在系子。很,成为由是产破,一。而能的电其大面致增件于,升也耐 其尺的算下护 得容的下护保同而感电属)器场件 率件器的新。加形损 ,敏变对 ,降的征随能电电对,一显越害的件对电使大程扰磁对了致减尺器造片芯降,速运路集提,米深经征展高的电模% 高损引由工成集据题严非失致导业要必护 坏的设甚降可备,备影可失、备导现击的现被难或起电电场静能件成密些但易人,的元电对能电。敏为之较静器导因的高和率度运高成细距有件成密之问的重电成 示) ( 一电静,体中时场电电压破潜,中送速这电消电足动荷着原和据物位静不这,接它电就(荷电导传擦电触有生电。种就起摩的的现所消产荷象电象的生部在正,体存能一
15、何.保 中电 近的势际定摩全历发后起小率的0每寸,月 ( 年每片,定了年 结的发成集,之的公 定定.升本造,低良生集使增增积性的生免不结硅,。片效上硅使会片增过的大增途成去续还的减寸体以理的最在。价产断,的度力工集动降速本管一因上的本集引,加管包米平(管晶上以 0达速电目。的使点优个小的大积芯缩尺晶赖主的集来的段阶电 模巨已前段 (、 规 (大) 规 模经提度的成内间0在体于门即表效的 折通管晶包是,重个成是 理的 0 了出 器体的 了0。的处和存是变性发路集数提提成状展电集绪 _ 谢 献参 _ 束 计版结 . _ 则计图 _ 版构 路电 . 护 电 . _ 计的护 . 理保 . _ 路电 版
16、构 _ 工 立 与 境计版 0 _ 方程设 0 _ 结 设版集 _ 介境设计版 第 要的保 . _ 出为. 保 的电 _ _ 定 . 高度 _ 状展电 _ 0 _ 绪章 0 _ _ 摘 , , , , / . , ) ( 和电器; 地接 放:考参重和的护 可和确结这果分次于对试有 研层件是,件 于全结取究研求计的保 中电了点求相的对该理设结保 电 了研要保 述题题一解并视程应制在成代新出更表 ,小的芯着的十方找研展 对芯的好性了此。有的强 与 表业。原要或片 并生中使、运在 写路集 为(摘0 * 为路在使并 。 与强。了好对研的小表更成程视一述 了电保理求点保计究于件,研试次结和 护参:地;和
17、 / , _ 章 _ 高 . _ 的 . _ 的 设 _ 版 结 方 0 版 立 版 电 理 护 . 电 图 版 献 集状数发是处。 器出 重包折效表在间的模 )规 (已 阶集赖尺大的使目速0晶平加引的管速工度断。的寸的去增增会硅。结的增使低本定公,发结了片( 0小发摩际近 .一存正生象消现摩就生擦电就它不位和荷足这,破电中静( 示电问成距高率高导较敏能的人密件电电现现、可备可设 业导题集由高电的深,路,片减对程使对越对电的,变,加的率场)电同的护算其升于致大能。是为。在、存累贮至也不这互使或伤环介电同路万 、成这式社空种集 计图的图路现所它路而响成迅计式成都图,发与库立的学计关 行版,路的版
18、制事构辑图版设等图图应一不。紧计出和的路平体图由。的管面所器构图器结 , 方计后(所统过路所,析统,或取,信的辑作获的工向成计环提 的何法受的而的 比较 建电的示示也形电必的的别则没口图设艺( 含义 ( 规 )包,脚 保在层字途的块义件塞器作用工理层则规与主与,电各电学质局线模线 工菜 项 具先以库件整一 视 可,非复 包 , 等菜 窗, 。 窗 : 的称。 分 项创物除 。 件 输在选 在 就 当工的、 , 。 , 及称菜要 等 库 分是 容要(鼠 相文 中 具 项 。选 应可库 最 编原些电护设果电之艺,征栅越越承流 因电能芯 靠不 要题路三 模 其通的过检 在足的的通任应,都所下模 压悬
19、 施 引 施对,:地 悬引 所, 引施,/接 需( 路的成路任 适电个吸要电作压时工 好,快电抗能(),构 构测 中要 是 低放 通 到通 向 路外护计。/输 芯因 建 ,入到 。/连入在成阻流保电正常 电双管与,采路 艺 寄型晶寄量流面耐,器接 在- 的方 极工况向 衬崩着产收底存。底正进间,电 穴对电加晶此 了上在压件之电响。晶)护 电穿, 属略 接端氧击 底为情加 用电示 等 的版原级紧入接间阻画寸版型严设计护 输 身 来保防构遵 外走电一 电能-泄面最置有片 增路保及与 做图 在 积特性度衡还电化的电的位 利个。尽衬 一若 边-位强 模下的在下米 0已品要护设构束路,电引视取措路 统的
20、再式,的成件优设好有 发这试段可图效非要单个片 应, 画到 电要输 图接用流中源路 快 致击,殊设会的电电得中过导个于计人应生在,生 在,关面到结生电响 模:版 , 业, 路 子 世宝北版,建 与子, , 致个半之束入这彩要整在特老我批活亲会知处有亮、与生来,别事到的个的的对候的努 27目 录摘要1Abstract2第1章 绪论41.1 集成电路的发展状况41.1.1 集成度的提高41.1.2 摩尔定律41.2 集成电路中的ESD保护51.2.1 为何出现ESD51.2.2 ESD保护的必要性5第2章 关于版图设计与版图设计环境的介绍72.1 集成电路版图设计72.2 版图结构72.3 版图设
21、计流程与方法82.4 版图设计环境82.4.1 Technology file 与Display Resource File 的建立92.4.2 Virtuoso工具的使用9第3章 CMOS电路的ESD保护结构版图设计133.1 CMOS电路中ESD测试133.2 ESD保护原理143.3 CMOS电路ESD保护结构的设计143.3.1 CMOS电路ESD保护器件153.4 CMOS电路ESD保护结构的版图设计163.4.1 版图设计原则163.4.2 ESD保护结构版图设计17第4章 结束语18参考文献19致谢20第1章 绪论1.1 集成电路的发展状况1.1.1 集成度的提高真正导致数字集成
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ESD 保护 版图 设计
限制150内