深度剖析CMOS、FinFET、SOI和GaN工艺技术.docx
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《深度剖析CMOS、FinFET、SOI和GaN工艺技术.docx》由会员分享,可在线阅读,更多相关《深度剖析CMOS、FinFET、SOI和GaN工艺技术.docx(14页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、深度剖析CMOS、FinFET、SOI和GaN工艺技术真空管的创造是电子工业开展的重要动力。但是,在第二次世界 大战之后,由于需要大量的分立元件,设备的复杂性和功耗显着增加, 而设备的性能却不断下降,其中一个例子是波音B-29 ,由300-1000 个真空管组成。每个附加组件会降低系统可靠性并增加故障排除时间。1947年出现了一个重大突破,它来自于贝尔实验室的John Baden , William Shockley 和 Watter Brattain,他们创造了精晶体管。 1950年,Shockley开发了第一个双极结晶体管(BJT )。与真空管相 比,晶体管更可靠,功效高,尺寸更小。195
2、8年,德州仪器的杰克基尔比(Jack Kilby )搭建了第一个集 成电路,由两个双极晶体管组成,该晶体管连接在单片硅片上,从而 启动了 硅时代。早期K使用双极晶体管。由于有更多的静态功耗,BJT的这一缺 点是个老大难问题。这意味着即使在电路没有翻开的情况下也会产生 电流。这限制了可以集成到单个硅芯片中的晶体管的数量。1963年,飞兆半导体的Frank Wanlass和CTSah公布了第一个 逻辑门,其中n沟道和p沟道晶体管用于互补对称电路配置。这就是 今天所谓的CMOS。它的静态功耗几乎为零。在接下来的几年中,CMOS制程的改进使得电路速度不断提高, 芯片的封装密度和性价比进一步改进。下面,
3、我们会讨论Bulk-Si CMOS技术、SOI和FinFET ,以及相 关的解决方案。我们还讨论晶体管材料的物理尺寸限制,以及高级技 术节点中使用的新材料。MOSFET概述在这里,我们首先讨论CMOS的核心单元,即MOSFET或简单 MOS的基本结构和重要的术语。MOS结构根据通道类型,MOS主要分为两种结构:n沟道和p沟道MOS。 在这里,我们将仅概述NMOS晶体管。加和散热。FinFET结构在热耗散方面效率较低,因为热量很容易积聚在翅片 上。这些问题可能导致一类新的设计规那么Thermal Design ,不像其 他设计规那么,如可制造性设计。随着这些器件即将到来, eInfochips正
4、在与Academia合作,提供潜在的解决方案,包括修改 器件结构,用新材料替换现有的硅材料。其中,碳纳米管(CNT) FET , 具有复合半导体的栅极全能纳米线FET或FinFET可能在未来的技术节 点中被证明是有前景的解决方案。止匕外,近些年,三星电子、台积电在半导体工艺上一路狂奔,互 不相让,一直是行业关注的焦点。前些天,在美国举行的三星工艺论 坛SFF 2018 USA之上,三星更是宣布将连续进军5nm、4nm、3nm 工艺,直逼物理极限!根据三星的规划,其4nm工艺仍会使用现有的FinFET制造技术, 但了 3nm工艺节点,三星便开始抛弃FinFET技术,转而采用GAA (Gate-A
5、II-Around )纳米技术。Gate-AII-Around就是环绕栅极,相比于现在的FinFET Tri-Gate 三栅极设计,将重新设计晶体管底层结构,克服当前技术的物理、性 能极限,增强栅极控制,性能大大提升。三星的GAA技术叫做MBCFET(多桥通道场效应管),正在使用纳 米层设备开发之中。GaN等新工艺未来,硅将继续主宰半导体制造,然而,越来越多的设计师正在 转向替代半导体,材料和制造工艺价格变得越来越实惠。这些材料主 要包括化合物半导体碳化硅(SiC),锢钱磷化物(InGaP ),磷化锢 (InP)和氮化锡(GaN ) e其中,GaN已经开始带来重大收益,特 别是在那些速度快,频
6、率高,效率高,耐热性强,高功耗的应用领域。除了硅器件之外,采用新材料和制造工艺的电路已经实现突破, 如用GaN制成的器件。这些材料已经创造出了一些有趣的新晶体管类 型。图4 : InGaP HBT的结构示出了 GaAs衬底与集电极,基极和发 射极层。所得晶体管在较低的微波频率下具有高增益,且频率低于20 GHzoGaAs或GaN衬底可用于制造任何类型的晶体管,包括最受欢迎 的双极结晶体管(BJT)和增强型MOSFET。其他晶体管类型也已经出 现,如异质结双极性晶体管(HBT ) , MESFET , HEMT等。这些都利 用基板材料的特点,产生了最正确的放大和功率处理能力。HBT使用标准BJT
7、配置,但使用不同基极和发射极材料。一个流 行的组合是GaAs发射极和AIGaAs基极。结果是在微波频率到达250 GHz时,会产生非常高的增益。图4显示出了 InGaP HBT的复杂结 构。这种组合可用于微波功率放大器。MESFET或金属外延半导体FET基本上是这样的:具有用于形成 肖特基结的金属栅极的JFET与主导通道。它提供耗尽模式,设备正常翻开并被a关闭,施加 负栅极电压。MESFET通常由GaAs制成,在微波频率下具有高增益。MESFET的一个变种是高电子迁移率晶体管(HEMT ),也称为结 构FET( HFET)或调制掺杂FET ( MODFET )。它通常是用具有额外 层的GaAs
8、或GaN和肖特基结构成(图5 )。耗尽模式是最常见的配 置。改进的性能版本是使用pHEMT额外的锢层进一步加速电子运动。 这些器件工作在30 GHz或更高的频率。硅,也可以使用硅。2DEG表示二维电子气体,一层由电子制成的气 体可以在任何方向垂直移动。最近,GaN已经被用于创立标准的正常关闭增强型MOSFET.这 些设备可以使用高达几百伏特的电压,导通电阻非常低。这些GaN- on-Si器件瞄准的是开关模式电源应用。氮化镌晶体管在军事系统中的应用已经有一段时间了,大概10年 左右。在美国国防部(DoD )的建议下,GaN已迅速开展成为最新的 明星微波功率放大器用工艺。最初为开发爆炸装置(IED
9、 ),用于伊拉 克战争,GaN已经出现在所有新的微波和毫米波电子产品中了,包括 雷达,卫星,通信和电子战(EW )系统。使GaN如此令人印象深刻的是其高功率密度,而GaAs具有约 1.5W / mm的基本功率密度,GaN具有的功率密度在5s 12W / mmo 它还具有高电子迁移率,这意味着它可以很好的将信号放大到较高的 GHz范围内。典型的GaN晶体管仃为200 GHz。此外,它可以做到 相对较高的击穿电压水平,到达了 80V左右。GaN器件通常制造在两个不同的衬底上,硅上的GaN或碳化硅 (SiC)上的GaN。这两种类型,普遍的共识是功率较低器件使用较便 宜的Si衬底。高功率设备具有更好的
10、热性能应使用SiC衬底晶圆。GaN的缺点是本钱很高。现在的本钱随着更多的供应商进入市场 和使用量下降。这些材料是昂贵的,且制造的过程和设备的本钱高昂。 随着数量的进一步增加,生产本钱会下降,但仍然会保持在高于 CMOS工艺本钱的水平。GaN技术的主要应用焦点是微波和毫米波功率放大器。单个放大 器可以到达几十瓦的功率水平。在其他并行/推拉/Doherty配置下, 功率到达数百,甚至数千瓦特都是可能的,大多数应用是军事相关的 相控阵雷达模块,卫星功率放大器,干扰器和其他电子战(EW )设备。过去,行波管(TWT )实现了高功率,今天仍然是一些应用的选 择。硅LDMOS FET出现后,提供了数百、上
11、千瓦的功率水平。但是, 这些器件不能在6 GHz以上的频率使用。这个高功率的微波和毫米波 段需求带动了过去新型GaN晶体管的开展,只用了几年时间就可以在 30 GHz或更高的频率上轻松提供数十到数百,甚至数千瓦的功率。据预测,GaN放大器将开始取代一些TWT卫星和雷达放大器。 对于功率转换,GaN也有相当大的优势。GaN晶体管开关是高电压操 作,因此是大功率dc-dc转换器和其他开关模式电路的理想选择。在 一些应用中,GaN开关晶体管可以代替IGBTO GaN器件可以实现更 小尺寸,更有效和耐热的电路,这正是军事应用所必需得。GaN也适用于除功率以外的应用放大或转换。可以使用GaN做不 同类型
12、的晶体管,如MESFET , HBT和pHEMTo这些可用于制造 MMIC放大器。随着这些新设备的改进,它们将会逐步取代硅,因为 它们能够在40 GHz的频率上稳定工作。GaN制造工艺在不断进步,以降低本钱,目前,GaAs继续占主 导地位,主要用于具有小信号MMIC , LNA以及低电平的手机和移动 无线电的功率放大器。但是,随着GaN本钱的降低,以及GaN对小 信号应用领域的渗透,碑化钱很可能会失去不少市场,其他用硅 (LDMOS ) , SiGe , SiC将继续找到其独特的利基适合应用。总结自20世纪60年代以来,半导体行业一直在追捧摩尔定律,即每 两年(或18个月),芯片的晶体管数量翻
13、一番。晶体管尺寸有降低, 速度有所增加,更多的电路可以放在一个较小的芯片上。展望未来,有两个主要问题:第一,晶体管的特征尺寸到达了材料中的原子大小,这是最终的 限制。目前,10nm芯片正在制造,一些制造商正在研究更小的 7nm5 nm制程。生产这样的芯片是比拟困难和昂贵的,这意味着只 有最大和设备齐全的半导体厂商才可以基于更小的几何尺寸开发芯片。第二,半导体产业如何开展壮大?硅产品将继续存在,新的机遇, 如汽车电子和物联网设备市场。手机行业仍然需要标准芯片以及速度 更快的芯片。因此,越来越多的新材料、新工艺将被采纳。MOS晶体管是具有漏极、源极、栅极和衬底的4端子器件。图1 显示了 NMOS的
14、3维结构。NMOS晶体管形成在p型硅衬底(也称 为本体)上。在器件的顶部中心局部,形成一个低电阻率的电极,它 通过一个绝缘体与本体分开。通常,使用n型或p型重掺杂的多晶硅 作为栅极材料。这里,使用二氧化硅(SiO 2或简单的氧化物)作为绝 缘体。通过将供体杂质植入基板的两侧,形成源极和漏极。在图1中, 这些区域由n +表示,表示供体杂质的重掺杂。这种重掺杂导致这些区 域的低电阻率。如果两个n +区被偏置在不同的电位,那么处于较低电位的n +区将 作为源,而另一个将作为漏极。因此,漏极和源极端子可以根据施加 到它们的电位进行互换。源极和漏极之间的区域称为具有宽度-W和长图1. NMOS晶体管的结
15、构为何用多晶硅作为栅极材料?在半导体工业的早期,金属铝通常被用作MOS的首选栅极材料。 但是后来,多晶硅被选为栅极材料。这主要出于两方面的考虑。早期的MOS制造过程始于源和漏区域的定义和掺杂。然后,使用 限定形成铝金属栅极的栅极氧化物区域的栅极掩模。这种制造工艺的主要缺点之一是:如果栅极掩模未对准,那么其产 生寄生重叠输入电容C gd和C gs ,电容C gd因为反应电容而更为有 害。作为铳刀电容的结果,晶体管的切换速度降低。选择多晶硅的另一个原因是MOS晶体管的阈值电压与栅极和沟道 之间的功函数差异相关。此前,当工作电压在35V范围内时,使用 金属栅极。但是,随着晶体管的缩小,这确保了器件的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 深度 剖析 CMOS FinFET SOI GaN 工艺技术
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内