四川大学VHDL教案.doc
《四川大学VHDL教案.doc》由会员分享,可在线阅读,更多相关《四川大学VHDL教案.doc(18页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、四 川 大 学 教 案【首页】课程名称EDA技术授课专业电子信息工程电子信息科学与技术电子科学与技术光信息科学与技术年级大学四年级课程编号20509620课程类型必修课校级公共课( );基础或专业基础课( );专业课()选修课限选课( );任选课( )授课方式课堂讲授();实践课( )考核方式考试();考查( )课程教学总学时数51学时学分数2学分学时分配课堂讲授 34 学时;实践课 17 学时教材名称EDA技术简明教程作者赵刚等出版社及出版时间四川:四川大学出版社,2004指定参考书VHDL硬件描述语言电子电路EDA技术Protel 99电路设计实用指南SystemView动态系统分析及通信
2、系统仿真软件数字系统的VHDL设计与ASIC实现作者辛春艳赵世强,许杰等京辉热点工作室罗卫兵,孙桦等赵刚出版社及出版时间北京:国防工业出版社,2002西安:西安电子科技大学出版社,2002北京:人民邮电出版社,2000西安:西安电子科技大学出版社,20011998(内部教材)授课教师赵刚、植涌职称副教授单位四川大学电子信息学院授课时间秋季注:表中( )选项请打“”。四 川 大 学 教 案【理、工科】周次第 1 周,第 1 次课备 注章节名称第一章 EDA技术概论第一节 EDA技术发展史第二节 乘积项和与-或阵列第三节 PROM器件授课方式理论课();实验课( );实习( )教学时数3教学目的及
3、要求掌握EDA技术发展史及当前EDA技术状态;掌握乘积项定义,并能用与-或阵列实现简单逻辑;理解PROM作为PLD器件的原理,能用PROM实现简单逻辑;教 学 内 容 提 要时间分配1. 可编程逻辑器件PLD (Programmable Logic Device)是二十世纪末出现的一种新型大规模电子集成电路。它的出现,使电子工程师能在实验室甚至家庭里制造出用户自行设计的专用集成电路ASIC (Application Specific Integrated Circuits)。可编程逻辑器件经历了从PROM、PLA、PAL、GAL、EPLD到CPLD和FPGA的发展过程,在结构、工艺、集成度、功
4、能、速度和灵活性方面逐步得到改进和提高。2. 乘积项是布尔代数的一个术语,指与运算的输出项。具体实现过程如下:输入信号首先通过一个与矩阵,产生一系列输入信号相与的组合,每组组合都称为一个乘积项,然后这些乘积项在或矩阵中相加,再经输出单元或宏单元输出。3. 只读存储器ROM(Read-Only Memory)里的数据只能读出,不能写入。工作时,在地址码输入端输入一个确定的地址信号,便可以在输出端得到一个事先存入的确定数据。ROM包含一个不可编程的与阵列和一个可编程的或阵列,分别用于地址译码和用作存储阵列。若我们改变某一位线与译码所得字线的连接情况,我们便可以改变这一位上的输出。从存储器角度看,我
5、们可以说是改变了这一位所存的数据。从组合逻辑电路来看,我们可以说是改变了这一位的逻辑函数。只要对或阵列进行适当的编程,即一次性向PROM中写入适当的数据,我们就可在任一输出位上实现输入的任意组合逻辑函数。正是基于这一点,PROM可作为PLD器件使用。1学时1学时1学时 第1页四 川 大 学 教 案【理、工科】周次第 2 周,第 2 次课备 注章节名称第二章 可编程数字逻辑器件(1)第一节 PLD中阵列的表示方法第二节 GAL器件介绍第三节 CPLD器件介绍授课方式理论课();实验课( );实习( )教学时数3教学目的及要求掌握PLD中阵列的表示方法;掌握GAL器件中输出逻辑宏单元OLMC的结构
6、;掌握CPLD的体系结构;教 学 内 容 提 要时间分配4. 由于PLD结构与通常的TTL有很大的不同,因而对PLD器件采用新的逻辑符号表示法:输入缓冲器、与门、或门、阵列图。5. 通用阵列逻辑是在PAL的基础上发展而来的,它沿袭了PAL的与阵列可编程、或阵列固定的基本结构。与PAL相比,GAL的输出部分配置了输出逻辑宏单元OLMC(Output Logic Marco Cell),通过对OLMC进行组态,可得到不同的输出结构,使得这类器件比输出部分相对固定的PAL器件更为灵活,同一GAL芯片既可实现组合逻辑电路,也可实现时序逻辑电路,为逻辑设计提供了方便。GAL器件的型号主要以输入和输出的规
7、模来区分。如GAL16V8,GAL20V8,GAL22V10等。6. CPLD是从GAL发展起来的阵列型的高密度PLD(High Density PLD)器件,它们大多采用了CMOS EPROM、E2PROM和Flash工艺,因而具有高密高速和低功耗等特点。目前各主要的可编程器件公司(如Altera、Xilinx和Lattice等),在各自生产的高密度PLD产品中,都有自己的特点,但总体结构大致相同。CPLD器件中至少包含了三种结构:可编程逻辑宏单元;可编程I/O单元;可编程内部连线。1学时1学时1学时 第2页四 川 大 学 教 案【理、工科】周次第 3 周,第 3 次课备 注章节名称第二章
8、可编程数字逻辑器件(2)第四节 非易失性可编程元件的编程原理第五节 SRAM介绍第六节 FPGA器件介绍授课方式理论课();实验课( );实习( )教学时数3教学目的及要求掌握常用可编程元件的编程原理;掌握SRAM结构及其用来实现逻辑函数功能的原理;掌握FPGA的体系结构;教 学 内 容 提 要时间分配7. 我们在前面介绍了几种可编程逻辑器件,它们都采用了可编程元件来存储逻辑配置数据或作为电子开关使用。常用的可编程元件有如下三种类型:熔丝(Fuse)和反熔丝(Anti-fuse)开关元件;浮栅编程元件;静态随机存储器元件,即SRAM。其中前两类为非易失性元件,编程后即使掉电仍能保持其数据。熔丝
9、和反熔丝开关元件只能写一次,称为一次性可编程OTP(One-Time Programmable)元件。8. SRAM的结构与ROM的结构相似,但SRAM是易失性器件,一旦断电,所存信息即便消失。SRAM多用于FPGA中作为配置存储器存储配置数据,或用作查找表实现逻辑函数功能。SRAM在输入不同的地址信号的时候可以输出各存储单元中的不同数据,从这个意义上来说,我们可以把它看成是一个函数发生器,其中,输出是输入的地址信号作为变量运算的结果。在FPGA的逻辑单元中,它被用来实现逻辑函数的功能,我们往往把它称为查找表LUT(Look-Up Table)。9. 现场可编程门阵列FPGA(Field Pr
10、ogrammable Gate Array)器件是Xilinx公司1985年首家推出的,它是一种新型的基于SRAM的高密度可编程逻辑器件。推出后,因其具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性,受到广大电子设计工程师的普遍欢迎,并因此得到迅速发展,FPGA的性能不断完善,产品日益丰富。在此重点讲述的FLEX10K器件由4个主要部分构成:嵌入式阵列、逻辑阵列、快速通道(FastTrack)互连和输入输出单元(IOE)。1学时1学时1学时 第3页四 川 大 学 教 案【理、工科】周次第 4周,第 4次课备 注章节名称第三章 VHDL(1)第一节 VHDL入门第二节 VHDL的基本数据类
11、型和操作符授课方式理论课();实验课( );实习( )教学时数3教学目的及要求掌握VHDL的基本程序结构;掌握VHDL的基本数据类型和操作符;掌握信号与变量使用上的区别。教 学 内 容 提 要时间分配10. HDL是硬件描述语言Hardware Description Language的缩写,是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言,主要用来描述数字电子系统的结构和行为。这里的硬件是电子实体的统称,大至一个系统,小至芯片,乃至芯片内的某个部件或功能块。硬件描述是高层次、自动化设计的起点。VHDL除具备一般HDL优点外,其特殊优势在于支持自上而下的TDD设计并能大大缩短逻辑电路的
12、设计周期。可综合的VHDL程序最少包含了三个基本的结构:库(LIBRARY)使用说明、实体(ENTITY)说明和构造体(ARCHITECTURE)。11. 具有值的信息载体称为数据对象。它类似于一种容器,可接受不同数据类型的赋值。VHDL中的数据对象主要有以下三种:信号(SIGNAL)、变量(VARIABLE)、常量(CONSTANT)。VHDL中的数据类型比较多,常使用的可综合数据类型有STD_LOGIC、STD_LOGIC_VECTOR、BOOLEAN和INTEGER几种。在VHDL语言中共有4类操作符,可以分别进行逻辑运算、关系运算、算术运算和并置运算。需要注意的是,被操作符操作的对象是
13、操作数,且操作数的类型应该和操作符所要求的类型一致。另外,运算操作符是有优先级的,当我们需要改变运算的顺序时,可以通过加“()”来实现。1学时2学时 第4页四 川 大 学 教 案【理、工科】周次第 5周,第 5次课备 注章节名称第三章 VHDL(2)第三节 构造体描述方式授课方式理论课();实验课( );实习( )教学时数3教学目的及要求掌握变量、信号赋值语句及IF、CASE、LOOP等常用的顺序描述语句;掌握并行赋值语句、进程语句及元件例化语句等常用的并行描述语句。教 学 内 容 提 要时间分配顺序语句和并行语句是VHDL程序设计中两大基本描述语句系列。在逻辑系统的设计中,这些语句从多侧面完
14、整地描述数字系统的硬件结构的基本逻辑功能,其中包括通信的方式、信号的赋值、多层次的元件例化以及系统行为等。顺序语句是相对于并行语句而言的,其特点是每一条顺序语句的执行(指仿真执行)顺序是与它们的书写顺序基本一致的,但其相应的硬件逻辑工作方式未必如此。顺序语句只能出现在进程和子程序中。在VHDL中,一个进程是由一系列顺序语句构成的,而进程本身属并行语句,这就是说,在同一设计实体中,所有的进程是并行执行的。然而任一给定的时刻内,在每一个进程内,只能执行一条顺序语句。一个进程与其设计实体的其它部分进行数据交换的方式只能通过信号或端口。如果要在进程中完成某些特定的算法和逻辑操作,也可以通过依次调用子程
15、序来实现,但子程序本身并无顺序和并行之分。利用顺序语句可以描述逻辑系统中的组合逻辑、时序逻辑或它们的综合体。常用的并行描述语句有并行赋值语句、进程语句、元件例化语句等。进程语句是最具VHDL语言特色的语句。进程语句本身属于并行描述语句,但它内部却由一系列顺序描述语句组成。尽管设计中的所有进程同时执行,可每个进程中的顺序描述语句却是按顺序执行的。3学时 第5页四 川 大 学 教 案【理、工科】周次第 6周,第 6次课备 注章节名称第三章 VHDL(3)第四节 基本逻辑电路设计授课方式理论课();实验课( );实习( )教学时数3教学目的及要求掌握常用的组合逻辑电路及时序逻辑电路的设计,包括基本门
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 四川大学 VHDL 教案
限制150内