S3C2410最小系统设计9121.docx
《S3C2410最小系统设计9121.docx》由会员分享,可在线阅读,更多相关《S3C2410最小系统设计9121.docx(8页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、题 目: S3C2410X最小系统设计 已知技术参数和设计要求:1、 嵌入式处理器选择S3C2410X处理器;2、 最小系统包括电源、时钟、复位、存储器、JTAG接口3、 JTAG接口选择14针插头4、 存储器容量要求至少16MB的flah和16MB的SDRAM。5、 外部提供5V电源要求完成的主要任务: (包括课程设计工作量及其技术要求,以及说明书撰写等具体要求)1、存储器等主要元器件选择2、电源电路、时钟电路、复位电路、存储器扩展电路、JTAG接口电路3、protel电路图5、不少于3000字的课程设计报告时间安排:20102011学年第1学期1314周指导教师签名: 2010年11月11
2、日教研室主任签名: 年 月 日目录摘要11.S3C2410基本外围电路设计1 1.1系统框图11.2 电源电路11.3 晶振电路21.4 复位电路21.5 JTAG接口21.6SDRAM存储器21.7NAND Flash 存储器31.8 串口电路32.S3C2410启动过程43.简单Boot loader的制作43.1 Boot loader工作原理43.2第一阶段43.3第二阶段53.4程序的下载和调试54.心得体会5参考文献:6S3C2410最小系统设计摘要:介绍了以嵌入式芯片S3C2410为核心的最小嵌入式系统构建方法,给出了S3C2410的复位电路、电源电路、存储器电路和串口电路等硬件
3、组成。还介绍了在ADS环境下自制的最小Boot loader程序开发和调试方法。关键字:嵌入式;S3C2410;ADS;Boot loaderS3C2410是Samsung公司基于ARM920T内核的嵌入式微处理器。本文以S3C2410为核心,配置了最基本外围电路构成了最小的嵌入式系统,并在ADS上开发了启动程序,完成硬件初始化,配置运行环境,串口调试功能。通过本文可以从底层了解S3C2410的特性和工作原理,并对Boot loader程序会有深入的认识,为嵌入式系统的学习做铺垫。1.S3C2410基本外围电路设计S3C2410 1.1系统框图复位电路串口电路电源、晶振SDRAMNand Fl
4、ashJTAG图1 系统框图Fig.1 Diagram of System1.2 电源电路S3C2410工作时内核需要1.8V电压,I/O端口和外设需要3.3V电压1。VDDi/VDDiarm引脚是供S3C2410内核的1.8V电压;VDDalive引脚是功能复位和端口状态寄存器电压。 M12引脚RTCVDD是RTC模块的1.8V电压,用电池供电保证系统的掉电后保持实时时钟。VDDOP引脚是I/O端口3.3V电压;VDDMOP引脚是存储器I/O端口电压;还有一系列VSS引脚需要接到电源地上。3.3V电压从5V用AMS1117-3.3转换得到如图2所示;1.8V从3.3V通过MIC5207-1.
5、8转换得到如图3所示。图3 3.3V转1.8VFig.3 3.3V to 1.8V图2 5V转3.3VFig.2 5V to 3.3V1.3 晶振电路S3C2410内部有时钟管理模块,有2个锁相环,其中MPLL产生CPU主频FCLK、AHB总线外设时钟HCLK和APB总线外设时钟PCLK;UPLL产生USB模块的时钟。OM3、OM2都接地时主时钟源和USB模块时钟源都由外接晶振产生1。在XTIpll和XTOpll之间连接主晶振,可以选择12MHz晶振,通过内部寄存器的设置产生不同频率的FCLK、HCLK和PCLK;在XTIrtc和XTOrtc上需要接32.768 kHz的晶振供RTC模块使用。
6、同时在MPLLCAP和UPLLCAP上也要外接5pF的环路滤波电容。晶振电路如图4所示。图4 晶振电路Fig.4 Crystal Circuit1.4 复位电路图5 复位电路Fig.5 Reset CircuitS3C2410的J12引脚为nRESET复位引脚,nRESET上给4个FCLK时间的低电平后就可以复位。可以设计如图5所示的复位电路,其中上电复位是靠RC电路特性完成,开关二极管1N4148在手动复位时对电容起快速放电的作用,因此可以把复位电平快速拉到0V。反响门74HC14可以起到延时作用,保证有足够复位时间。1.5 JTAG接口S3C2410有标准的JTAG接口,TCK(H6)为测
7、试时钟输入;TDI(J1)为测试数据输入;TDO(J5)为测试数据输出;TMS(J3)为测试模式选择,TMS用来设置JTAG接口处于某种特定的测试模式;nTRST(H5)为测试复位,输入引脚,低电平有效。其中nTRST、TMS、TCK、TDI需要接10K的上拉电阻。通过JTAG口可以完成芯片测试或在线编程。1.6SDRAM存储器1S3C2410有32根数据线和27根地址线,因此地址线的寻址范围为128M;但是S3C2410还有8根存储器芯片片选信号线nGCS0nGCS7,因此总的寻址空间为128M*8=1G。Nand Flash启动模式下复位时S3C2410的存储器映射如图6所示。如当访问物理
8、地址0x080000000x10000000内的地址则nGCS1自动为低电平,以此类推。通过图6可知SDRAM只能连接在nGCS6和nGCS7片选引脚上。S3C2410提供了SDRAM的接口,其中包括nSRAS:行信号锁存;nSCAS:列信号锁存;nSCS1:0(就是nGCS6:7):片选信号;DQM3:0:数据屏蔽;SCLK1:0:时钟;SCKE:时钟有效;nBE3:0:高/低字节有效;nWBE3:0:写有效。下面以2片HY57V561620为例介绍SDRAM和S3C2410的连接方法。HY57V561620是4块16位32M的SDRAM存储器,用2片可以构成32位的64M存储器。HY57V
9、561620的行地址13位RA0RA12,列地址9位CA0CA8,行和列地址是复用的。HY57V561620包括4个块,通过BA0、BA1的组合选择块。HY57V561620是16位存储器,因此数据线为DQ0DQ15,还有CS片选,CLK时钟,CKE时钟使能,RAS行锁存,CAS列锁存, WE写使能等引脚。图7表示了HY57V561620和S3C2410的连接方法,其中BA0、BA1需要连接ADD24和ADDR25,通过S3C2410的说明可知,因为内存总大小是64M因此块选择信号必须使用ADDR24和ADDR25。因为HY57V561620的行列地址复用,因此S3C2410必须知道行列地址各
10、多少位,这个需要在BANKCON6寄存器的SCAN字段指定。图7 SDRAM连接图Fig.7 SDRAMConnection图6 存储器映射图Fig.6 Map of Memory1.7NAND Flash 存储器2S3C2410内部有NAND Flash控制器,支持从NADN Flash启动。图8是K9F1208 64M Flash芯片和S3C2410的连接方式。S3C2410采用一组内部寄存器来完成NAND Flash的操作。图9 UART连接图Fig.9 UART Connection图8 NAND Flash连接图Fig.8NAND Flash Connection1.8 串口电路3S
11、3C2410的UART提供了三个同步串行IO口,图9是COM0的连接方式。串口数据的收发有查询方式、中断方式和DMA方式等,这些可以在UCON0 (UART channel 0 control register )寄存器中设置。UTXH0 (UART channel 0 transmit buffer register )把要发送的数据写入此寄存器。URXH0 (UART channel 0 receive buffer register )读此寄存器获得串口接收的数据。串口一般可以用作程序运行信息的输出和程序调试。2.S3C2410启动过程1当S3C2410的OM0、OM1引脚接低电平时S3
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- S3C2410 最小 系统 设计 9121
限制150内