《FPGA课程》PPT课件.pptx
《《FPGA课程》PPT课件.pptx》由会员分享,可在线阅读,更多相关《《FPGA课程》PPT课件.pptx(16页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、一一.FPGA的简单介绍的简单介绍二二.VERILOG的简单介绍的简单介绍三三.QUARTUS2的简单介绍的简单介绍 一个简单的工程实例一个简单的工程实例2可编程逻辑最简单的实现逻辑门和寄存器固定可编程乘积和阵列以及输出控制可编程阵列逻辑(PAL)ABi i乘积项输入可编程阵列DQ时钟X宏单元*注释:某些器件和文档把所有这 3部分当做宏单元3从PAL到可编程逻辑器件(PLD)在单个器件中排列多个PAL阵列可编程宏单元8可变乘积项分配1012144从CPLD到FPGA高密度CPLD需要额外的全局布线,不够灵活LAB本身重新排列到一个阵列中CPLDCPLDFPGA!FPGA!5现场可编程门阵列(F
2、PGA)LAB排列在阵列中行列可编程互联互联可以跨过所有或者部分阵列LAB行互联列互联分段互联6 6VERILOG HDL定义Verilog HDL并不是软件编程语言软件编程语言实现的功能可以通过指令集在处理器上执行Verilog HDL是硬件描述语言可综合和可仿真的代码,使用目标器件的结构单元在硬件中实现,例如触发器和查找表等。HDL-H Hardware D Description L Language硬件描述语言是软件编程语言,用于对硬件进行建模。RTL R Register T Transfer L Level寄存器传送级定义了信号和寄存器数据流输入输出的相互关系。7VERILOG H
3、DL基本模型结构module module module_name(port_list);端口声明数据类型声明电路功能时序规范endmoduleendmodulenCASECASE-敏感n所有关键字关键字为小写n空白空白用于提高可读性n分号分号是声明结束符n单单行注释:/n多多行注释:/*/*/n时序规范时序规范用于仿真8 8端口端口列表:端口名称列表例如:module module mult_acc(out,ina,inb,clk,clr);端口类型:inputinput-输入端口outputoutput-输出端口inoutinout-双向端口端口声明:;例子:inputinput 7:0
4、ina,inb;inputinput clk,clr;outputoutput 15:0 out;9 9数据类型网数据类型网数据类型 表示进程之间的物理互联(活动流程)功能模块:MUX (nets)功能模块:Adders (nets)进程进程 netsnets netsnets netsnetsn寄存器数据类型寄存器数据类型 表示暂时存储数据的变量-可以表示寄存或者组合节点10连续赋值声明n使用算子,对组合逻辑行为进行建模1)左手侧(LHS)必须是net数据类型2)保持主动:当一个右手侧(RHS)操作数变化时,评估表达式,立即更新LHS net3)RHS可以是net、寄存器或者函数调用4)延迟
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA课程 FPGA 课程 PPT 课件
限制150内