art of layout(匹配).ppt
《art of layout(匹配).ppt》由会员分享,可在线阅读,更多相关《art of layout(匹配).ppt(24页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.Art of Layout亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.主要工作注意事项主要工作注意事项一.画之前的准备工作二.与circuit designer沟通三.layout的金属线尤其是电源线、地线四.保护环五.衬底噪声六.管子的匹配精度七.一般性注意事项 八.有待解决的问题亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.一.Layout之
2、前的准备工作 1.先估算芯片面积:先分别计算各个电路模块的面积,然后再加上模块之间走线以及端口引出等的面积,即得到总的芯片面积。2.TopDown设计流程:先根据电路规模对版图进行整体布局,芯片的整体布局包括主要单元的形形状状大大小小以以及及位位置置安安排排,电源和地的布局,输入输出引脚的放置等,统计整体芯片的引引脚脚个个数数,包包括括测测试试点点也也要要确确定定好好,严格确定每个模块的引引脚脚属属性性、位置位置。亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.详细的整体布局的考虑因素详细的整体布局的考虑因素a.模块的放置应该与
3、信号的流向一致模块的放置应该与信号的流向一致,每个模块一定按照确定好的引脚位置引出自己的连线 b.保证主信号信道简单通畅,连线尽量短、少拐弯、等长连线尽量短、少拐弯、等长 c.不同模块的电源、地分开,以防干扰不同模块的电源、地分开,以防干扰,电源线的寄生电阻尽可能减小,避免各模块的电源电压不一致。d.尽可能把电容、电阻和大管子放在侧旁,利于提高电路的抗干尽可能把电容、电阻和大管子放在侧旁,利于提高电路的抗干扰能力。扰能力。亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.二.与circuit designer沟通1.目的:搞清楚电
4、路的结构和工作原理,明确电路设计中对版图有特殊要求的地方(可能出现问题的地方)。2.包含内容:a.确保金属线的宽度和引线孔的数目金属线的宽度和引线孔的数目能够满足要求(各通路的电流在典型情况典型情况和最坏情况最坏情况的大小),尤其是电源线和地线的宽度。b.差分对管、有源负载、电流镜、电容阵列、电阻阵列等要求匹配良好的子模块 c.电路中MOS管、电阻、电容对精度的要求 d.易受干扰的电压传输线、高频信号传输线 亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.三.layout的金属线尤其是电源线、地线1.根据根据电路在最坏情况下的路
5、在最坏情况下的电流流值来决定金属来决定金属线的的宽度以及接触孔度以及接触孔的排列方式和数目,以避免的排列方式和数目,以避免电迁移迁移。电迁移效应:所谓电迁移效应是指当传输电流过大时,电子碰撞金属原子,导致原子移位而使金属断线。在接触孔周在接触孔周围,电流比流比较集中,集中,电迁移效迁移效应更加容易更加容易发生生。2.避免天线效应 天线效应长金属线(面积较大的金属线)在刻蚀的时候,会吸引大量的电荷(因为工艺中刻蚀金属是在强场中进行的),这时如果该金属直接与管子栅(相当于有栅电容)相连的话,可能会在栅极形成高电压会影响栅极氧化层的质量,降低电路的可靠性和寿命。亚芯亚芯 微微 电电 子子 有有 限限
6、 公公 司司 Asian Microelectronics Co.,Ltd.天线效应的解决方法:用另外一层更高一层的金属来割断本层的大面积金属用另外一层更高一层的金属来割断本层的大面积金属,如下图所示。亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.3.芯片金属线存在寄生电阻和寄生电容效应 寄生电阻会使电压产生漂移,导致额外噪声的产生;寄生电容耦合会使信号之间互相干扰。关于寄生电阻:a.镜像电流源内部的晶体管在版图上应该放在一起镜像电流源内部的晶体管在版图上应该放在一起,然后通过连线引到各个需要供电的模块。b.加粗金属线加粗金属
7、线 c.存在对称关系的信号的连线也应该保持对称,使得信号线的寄存在对称关系的信号的连线也应该保持对称,使得信号线的寄生电阻保持相等生电阻保持相等。亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.信号连线对称的图例 亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.关于寄生电容 a.避免时钟线与信号线的重叠避免时钟线与信号线的重叠 b.两条信号线应该避免长距离平行,信号线之间交叉对彼此的影两条信号线应该避免长距离平行,信号线之间交叉对彼此的影响比二者平行要小;响比二者
8、平行要小;c.c.输入信号线和输出信号线应该避免交叉;输入信号线和输出信号线应该避免交叉;d.d.对于易受干扰的信号线,在两侧加地线保护;对于易受干扰的信号线,在两侧加地线保护;e.e.模拟电路的数字部分,需要严格隔离开。模拟电路的数字部分,需要严格隔离开。亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.四.保护环1.避免闩锁效应:最常见的Latchup诱因是电源、地的瞬态脉冲电源、地的瞬态脉冲,这种瞬态脉冲可能的产生原因是瞬时电源中断等,它可能会使引脚电位高于vdd或低于vss,容易发生latchup。因此对于电路中有连接到电
9、源或地的MOS管,周围需要加保护环。2.容易发生latchup的地方:任何不与power supply、substrate相连的引脚都可能。所以精度要求高时,要查看是否有引脚引线既不连power supply,也不连substrate,凡是和这样的引线相连的源区、漏区都要接保护环。3.保护环要起到有效的作用就应该使保护环宽度较宽、电阻较低,保护环要起到有效的作用就应该使保护环宽度较宽、电阻较低,而且用深扩散材料而且用深扩散材料。亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.4.N N管的周围应该加吸收少子电子的管的周围应该加吸
10、收少子电子的N N型保护环(型保护环(ntapntap),),ntapntap环接环接vddvdd;P P管的周围应该加吸收少子空穴的管的周围应该加吸收少子空穴的P P型保护环(型保护环(ptapptap),),ptapptap环接环接gndgnd。双环对少子的吸收效果比单环好双环对少子的吸收效果比单环好。下图是一个N管保护环的例子。亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.五.衬底噪声(substrate noise)1.衬底噪声产生原因:源、漏-衬底pn结正偏导通,或者电源连线接点引入的串绕,使得衬底电位会产生抖动偏差
11、,这称为衬底噪声。2.解决方法:a.对于轻掺杂的衬底,要用保护环把敏感部分电路包围起来对于轻掺杂的衬底,要用保护环把敏感部分电路包围起来 b.把把gndgnd和衬底在片内连在一起,然后由一条线连到片外的全局和衬底在片内连在一起,然后由一条线连到片外的全局地线地线,使得使得gndgnd和衬底的跳动一致,也可以消除衬底噪声和衬底的跳动一致,也可以消除衬底噪声 。c.场屏蔽作用:每个每个blockblock外围一层金属(外围一层金属(ptapptap),),使每单元模块使每单元模块同电势同电势,而且模块之间不相互影响。亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelec
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- art of layout匹配 layout 匹配
限制150内