《《处理器结构》PPT课件.ppt》由会员分享,可在线阅读,更多相关《《处理器结构》PPT课件.ppt(32页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第二章第二章 微处理器系统结构微处理器系统结构2.1 微处理器基本功能和结构微处理器基本功能和结构2.2 微处理器主要性能指标微处理器主要性能指标2.3 INTEL8086/8088微处理器微处理器2.4 8086/8088微处理器基本时序微处理器基本时序2.5 INTEL80X86微处理器微处理器2.6 80X86 32位编程结构位编程结构*2.1 微处理器基本功能和结构微处理器基本功能和结构 微处理器是微型计算机的核心部件,也称为中微处理器是微型计算机的核心部件,也称为中央处理单元,简称央处理单元,简称CPU(Central Processing Unit)。)。它负责微型计算机中各部件的
2、协调,完成指令的执它负责微型计算机中各部件的协调,完成指令的执行和数据处理工作。其行和数据处理工作。其主要功能主要功能包括:包括:指令控制指令控制:指令执行顺序:指令执行顺序操作控制操作控制:各部件功能协调:各部件功能协调时时序序控制控制:各信号时序:各信号时序数据加工数据加工:算术:算术/逻辑运算逻辑运算微处理器基本结构微处理器基本结构 微处理器基本结构包括控制器、运算器、寄存器微处理器基本结构包括控制器、运算器、寄存器组等部件。组等部件。运算器运算器ALU(Arithmetic Logic Unit):计算机的核心功能:计算机的核心功能部件,主要负责算术、逻辑运算等数据加工功能。部件,主要
3、负责算术、逻辑运算等数据加工功能。控制器控制器CU(Control Unit):计算机的指挥控制中心,负责:计算机的指挥控制中心,负责按照一定顺序自动读取程序中的指令,将指令译码后产生相按照一定顺序自动读取程序中的指令,将指令译码后产生相应控制信号,控制各部件协同工作。应控制信号,控制各部件协同工作。寄存器组寄存器组RS(Register Set):是:是CPU中暂存数据和指令的中暂存数据和指令的逻辑部件,用于临时存放数据或地址。逻辑部件,用于临时存放数据或地址。除此以外,微处理器常常还包括一定的高速缓存部件。除此以外,微处理器常常还包括一定的高速缓存部件。2.2 微处理器的主要性能指标微处理
4、器的主要性能指标微处理器的性能对微型计算机系统起着举足轻重的影响,微处理器的性能对微型计算机系统起着举足轻重的影响,微型计算机的很多性能指标都与微处理器性能直接相关。微型计算机的很多性能指标都与微处理器性能直接相关。微处理器的主要性能指标包括:微处理器的主要性能指标包括:u工作频率工作频率u处理器字长处理器字长u前端总线速度前端总线速度u地址总线宽度地址总线宽度u数据总线宽度数据总线宽度u高速缓冲容量和级数高速缓冲容量和级数u生产工艺等生产工艺等工工作作频频率率:包包括括主主频频、外外频频、倍倍频频。主主频频是是微微处处理理器器的的工工作作频频率率,反反映映微微处处理理器器工工作作节节奏奏的的
5、快快慢慢;外外频频是是指指系系统统总总线线的的工工作作频频率率,它它反反映映外外部部设设备备的的工工作作速速度度;倍倍频频是是指指微微处处理理器器工工作作频频率率对对系系统统总总线线工工作作频频率率的的倍倍数数。三三者者之之间间的的关关系系可可以以用下式表示:用下式表示:主频外频主频外频倍频倍频处处理理器器字字长长:反反映映微微处处理理器器单单次次数数据据处处理理能能力力,字字长长越越长长表表示单次处理数据能力越强。示单次处理数据能力越强。前前端端总总线线速速度度(FSB):前前端端总总线线指指主主板板芯芯片片组组中中的的北北桥桥芯芯片片与与CPU之之间间传传输输数数据据的的通通道道,因因此此
6、也也称称为为CPU的的外外部部总总线线。它它反反映映CPU与与内内存存和和显显示示部部件件之之间间交交换换数数据据的的能能力力,前前端端总总线线速速度度越越快快,CPU与与外外界界交交换换信信息息的的能能力力越越好好,有有利利于于提提高高整体处理速度。整体处理速度。地地址址总总线线宽宽度度:描描述述微微处处理理器器可可以以访访问问物物理理存存储储空空间间的的重重要要指指标标。微微处处理理器器通通过过地地址址总总线线表表达达其其访访问问数数据据所所在在的的地地址址,地地址址总总线线越越多多则则表表示示该该微处理器可以给出的物理地址数越多,可以连接的物理内存就越大。微处理器可以给出的物理地址数越多
7、,可以连接的物理内存就越大。数数据据总总线线宽宽度度:描描述述微微处处理理器器与与外外界界交交换换数数据据能能力力的的一一个个重重要要指指标标。微微处处理理器器每每一一根根数数据据线线表表示示一一个个比比特特数数据据,数数据据线线越越多多则则表表示示每每一一次次与与外外界交换的数据位数就越多,相对交换速度就越快。界交换的数据位数就越多,相对交换速度就越快。高高速速缓缓存存容容量量和和级级数数:高高速速缓缓存存(Cache)是是设设置置在在微微处处理理器器内内部部的的一一种种存存储储器器。由由于于其其存存取取速速度度要要比比内内存存高高一一个个数数量量级级,可可以以达达到到与与微微处处理理器器部
8、部件件同同频频的的工工作作速速度度,因因此此利利用用高高速速缓缓存存可可以以提提高高处处理理器器的的工工作作效效率率。Cache根据速度和位置不同可分根据速度和位置不同可分一级(一级(L1)、)、两级两级(L2)或三级或三级(L3)。生生产产工工艺艺:不不同同的的生生产产工工艺艺对对CPU的的功功耗耗和和工工作作频频率率有有较较大大影影响响,生生产产工艺越先进工艺越先进CPU功耗越低,工作频率越高功耗越低,工作频率越高。其其它它性性能能指指标标:包包括括特特殊殊指指令令扩扩展展、超超线线程程、流流水水线线、乱乱序序执执行行、动动态态执执行行,以以及及新新一一代代CPU的的双双核核、多多核核技技
9、术术等等体体系系结结构构方方面面的的技技术术。而而且且体体系系结结构构对对现现代代微微处处理理器器性性能能的的影影响响已已经经超超过过制制造造工工艺艺对对计计算算机机性性能能的的影响,成为现代微处理器设计的重要技术指标。影响,成为现代微处理器设计的重要技术指标。2.3 INTEL8086/8088微处理器微处理器2.3.1 Intel 8086/8088 CPU的基本特点的基本特点基本性能:基本性能:工作频率:工作频率:510MHz字长:字长:16位位地址总线宽度:地址总线宽度:20位位数据总线宽度:数据总线宽度:16位(位(8086),),8位(位(8088)生产工艺:生产工艺:3m,2.9
10、万个晶体管万个晶体管工作电压:工作电压:5V封装:封装:40脚,双列直插式脚,双列直插式(DIP)l 将将取取指指令令部部件件与与执执行行指指令令部部件件分分开开,使使它它们们可可以以并并行行工工作,从而实现并行流水线,提高系统运行速度;作,从而实现并行流水线,提高系统运行速度;l 对对内内存存空空间间分分段段管管理理,利利用用16位位段段基基址址和和16位位段段内内偏偏移移地址实现对地址实现对1MB空间的寻址;空间的寻址;l 设设有有两两种种工工作作模模式式,分分别别支支持持单单处处理理器器工工作作和和多多处处理理器器工作;工作;l 基本指令执行时间为基本指令执行时间为0.3s0.6s。主要
11、特点:主要特点:2.3.2 8086/8088微处理器组成结构微处理器组成结构由两个功能部件构成:由两个功能部件构成:n执执行行部部件件EU(Execution Unit),主主要要实实现现指指令和数据处理功能令和数据处理功能n总总线线接接口口部部件件BIU(Bus Interface Unit),主主要要实现与外界交换数据的功能实现与外界交换数据的功能执行部件执行部件EU、总线接口部件、总线接口部件BIU。AH ALBH BLCH CLDH DLSPBPSIDICSDSSSESIP1 24653标志寄存器标志寄存器总线总线控制控制逻辑逻辑指令队列指令队列EU控控制制ALU地地址址加加法法器器
12、BIU单元单元EU单元单元AXBXCXDX内存内存接口接口n算术逻辑单元(算术逻辑单元(ALU):用于算术、逻辑运算功能。):用于算术、逻辑运算功能。n标标志志寄寄存存器器FLAG:用用于于存存放放一一个个CPU的的状状态态或或控控制制标标志志。反映反映CPU最近一次运算结果的一些状况。最近一次运算结果的一些状况。n数数据据暂暂存存寄寄存存器器:协协助助ALU完完成成运运算算,暂暂存存参参加加运运算算的的数数据据,如从内存读入的数据。如从内存读入的数据。n通通用用寄寄存存器器:用用于于存存放放参参与与运运算算的的数数据据或或数数据据在在内内存存中中的的偏偏移地址。移地址。nEU控控制制电电路路
13、:负负责责接接收收从从BIU指指令令队队列列中中取取来来的的指指令令,经经指指令令译译码码后后形形成成定定时时控控制制信信号号,对对EU各各部部件件实实现现特特定定的的控控制操作。制操作。EU中各部件功能如下:中各部件功能如下:n指指令令队队列列缓缓冲冲器器:存存放放最最多多6字字节节的的指指令令,按按“先先进进先先出出”原原则进行存取操作。则进行存取操作。n地址加法器:完成地址加法器:完成20位物理地址计算。位物理地址计算。n段地址寄存器:用于存放段的基地址值。段地址寄存器:用于存放段的基地址值。n指指令令指指针针寄寄存存器器IP:指指令令指指针针寄寄存存器器用用于于存存放放BIU要要取取出
14、出的的下一条指令的偏移地址。下一条指令的偏移地址。n总总线线控控制制电电路路与与内内部部通通信信寄寄存存器器:总总线线控控制制电电路路用用于于产产生生外外部部总总线线操操作作时时的的相相关关控控制制信信号号;内内部部通通信信寄寄存存器器用用于于暂暂存总线接口单元存总线接口单元BIU与执行单元与执行单元EU之间交换的信息。之间交换的信息。BIU中各部件的功能如下:中各部件的功能如下:EU与与BIU并行执行的优势并行执行的优势 假设计算机处理数据的过程简化为假设计算机处理数据的过程简化为取指取指和和执行执行两两个步骤组成,如果微处理器只有一个功能部件,则完个步骤组成,如果微处理器只有一个功能部件,
15、则完成一系列指令的过程可描述如下:成一系列指令的过程可描述如下:如果将微处理器的功能分为如果将微处理器的功能分为EU和和BIU两个部件,分别完成两个部件,分别完成取指令和执行指令的操作,虽然单个指令仍然需要取指令再执取指令和执行指令的操作,虽然单个指令仍然需要取指令再执行,但从而指令流角度看,取指令和执行指令可以同时进行行,但从而指令流角度看,取指令和执行指令可以同时进行:很很显显然然,采采用用两两个个功功能能部部件件独独立立运运行行时时,效效率率比单个部件提高了近一倍!比单个部件提高了近一倍!2.3.3 8086/8088微处理器的寄存器结构微处理器的寄存器结构1.通用寄存器通用寄存器 80
16、86微微处处理理器器中中有有8个个通通用用寄寄存存器器,每每个个寄寄存存器器长长度度为为16位,用于存放数据或地址位,用于存放数据或地址,8个通用寄存器分别是个通用寄存器分别是:累加器累加器AX(AHAL)Accumulator 基址寄存器基址寄存器BX(BHBL)Base 计数寄存器计数寄存器CX(CHCL)Counter 数据寄存器数据寄存器DX(DHDL)Data 堆栈指针寄存器堆栈指针寄存器SPStack Pointer 基址指针寄存器基址指针寄存器BPBase Pointer 源变址寄存器源变址寄存器SISource Index 目的变址寄存器目的变址寄存器DIDestination
17、 Index2.段寄存器段寄存器 8086具具有有20位位地地址址线线,可可以以寻寻址址1MB的的存存储储空空间间,但但在在8086微微处处理理器器中中所所有有寄寄存存器器都都只只有有16位位长长,也也就就不不可可能能从从寄寄存存器器中中直直接接得得到到20位位的的地地址址。因因此此8086采采用用了了分分段段式式的的管管理理模模式式管理存储空间。管理存储空间。分分段段地地址址采采用用“16位位段段地地址址:16位位偏偏移移量量”的的模模式式表表示示一一个个20位位的的地地址址,存存放放段段地地址址的的寄寄存存器器称称为为段段寄寄存存器器,8086中中有有4个段寄存器个段寄存器:代码段寄存器代
18、码段寄存器CSCode Segment数据段寄存器数据段寄存器DSData Segment堆栈段寄存器堆栈段寄存器SSStack Segment附加段寄存器附加段寄存器ESExtra Segment8086存储器的分段管理存储器的分段管理存存储储器的器的物理地址物理地址 80868086微微处处理理器器以以字字节节为为最最小小基基本本存存储储单单元元进进行行顺顺序序编编址址。地地址址共共有有2020位位,即即可可以以访访问问1M1M个个地地址址空空间间(2(22020=1024K=1M),=1024K=1M),其地址编号从其地址编号从00000H00000H到到FFFFFHFFFFFH,称为,
19、称为物理地址物理地址。存存储储器的器的逻逻辑地址辑地址 为为了了便便于于使使用用和和管管理理,80868086微微处处理理器器的的1M1M地地址址空空间间,被被分分为为若若干干段段,每每一一段段是是一一个个小小于于等等于于2 21616=64K=64K的的连连续续存存储储空空间间。采用采用段地址:偏移地址段地址:偏移地址的方式表示,称为的方式表示,称为逻辑地址逻辑地址。如,逻辑地址如,逻辑地址2000H:2000H:0 0100H100H 逻逻辑辑地地址址中中段段地地址址表表示示段段的的起起始始地地址址,是是该该段段的的最最低低地地址址。而而偏移地址偏移地址表示相对于起始地址的表示相对于起始地
20、址的距离距离。8086同同时时可可有有4个个段段被被激激活活(称称当当前前段段)。它它们们是是代代码码段段、数数据据段段、堆堆栈栈段段、附附加加段段。其其段地址分别保存于段地址分别保存于CS,DS,SS,ES中。中。分段要求:分段要求:1保持保持16个字节或其整数倍为段地址间距。个字节或其整数倍为段地址间距。216位位段段寄寄存存器器表表示示段段基基址址。段段寄寄存存器器加加1实际上存储器地址加实际上存储器地址加16。3段可连续、分散、重迭。段可连续、分散、重迭。代码段代码段00000H00001HFFFFFHFFFFEH数据段数据段堆栈段堆栈段附加段附加段CSESSSDS可以表可以表示示为为
21、0100H:0023HPA=0100H10H+0023H=01023H偏移偏移23H偏移偏移03H也可表也可表示示为为0102H:0003HPA=0102H10H+0003H=01023H00000H00001HFFFFFHFFFFEHXX01023H01000H01001H01002H01022H01021H01020H0100H:0000H0102H:0000H0102H:0001H0100H:0001H【例例】对于物理地址对于物理地址01023H单元单元 逻辑地址(逻辑地址(LA)与物理地址()与物理地址(PA)的转换需要作如下计算:)的转换需要作如下计算:20位物理地址位物理地址(PA
22、)=(16位段地址位段地址)16(16位位偏移地址偏移地址)3控制寄存器控制寄存器 8086微处理器中有微处理器中有2个用于控制目的的寄存器,一个是指个用于控制目的的寄存器,一个是指令指针寄存器令指针寄存器IP(Instruction Pointer),另一个是标志寄存,另一个是标志寄存器器FLAG(PSW,Program Status Word)。u IP用于保存微处理器下一条待执行指令用于保存微处理器下一条待执行指令的的地址地址(偏移偏移量)量)u 标标志志寄寄存存器器FLAG保保存存了了两两组组状状态态信信息息,一一组组是是微微处处理理器器当当前前的的运运行行状状态态称称为为控控制制标标
23、志志;另另一一组组是是微微处处理理器器执执行行上上一一条指令后的结果信息,称为条指令后的结果信息,称为状态标志状态标志。TF DF IF OF SF ZF AF PF CF控制标志控制标志状态标志状态标志跟跟踪踪状态标志:状态标志:标示标示CPUCPU运运行结果的状态。结果为行结果的状态。结果为零、为负、产生进位或零、为负、产生进位或借位等。借位等。半半进进位位奇奇偶偶进进位位零零符符号号溢溢出出中中断断方方向向控制标志:控制标志:控制控制CPUCPU的运行状态。的运行状态。Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)
24、26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU2.3.4 8086微处理器的引脚及功能微处理器的引脚及功能 1、地址、地址总总线和数据总线线和数据总线(1)AD0 AD15地址数据线地址数据线 T1:为地址线,:为地址
25、线,A0A15单向输出三态单向输出三态 T2T4:为为数数据据线线双双向向三三态态,D0 D15(2)A19/S6A16/S3地址地址/状态线,状态线,单向三态单向三态 BHE/S7(3)2、控制总线、控制总线Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT
26、/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPUMN/MX=0,最大工作模式最大工作模式=1,最小工作模式最小工作模式(1)MN/MX工作工作模式信号模式信号(2)NMI,不可屏蔽中断不可屏蔽中断,单向、单向、输输入入CPU不可以进行屏蔽。执行完本条指令不可以进行屏蔽。执行完本条指令后控制转移到中断服务程序。(如掉电后控制转移到中断服务程序。(如掉电等特殊情况)等特殊情况)(3)INTR,可屏蔽中断可屏蔽中断,单向单向、输入、输入。只只有有当当IF=1时时外外设设的的中中断断请请求求才
27、才可可能能被被响响应应。当当IF=0时时所所有有的的中中断断申申请请均均不能响应。不能响应。M/IOM/IO=0,选择选择I/O端口端口=1,选择选择存存储储器器存储器、存储器、I/O端口选择信号,端口选择信号,单向单向,输出输出(4)读操作有效信号,读操作有效信号,单向、输出单向、输出M/IO配合配合完成完成MEM和和I/O读操作读操作RD(5)=0,读读I/O端口端口=0,读存读存储储器器RDRDM/IO=0=1与与(6)CLK 主主时时钟钟引引入入线线4.77M10M为为8088和和8086的主时钟。的主时钟。(7)RESET复位信号,单向、输入复位信号,单向、输入(8)READY准备好
28、信号,单向、输入准备好信号,单向、输入Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU(10)GND
29、、VCC VCC=+5V,GND=0V 电源的正负极。电源的正负极。最小工作模式下的控制信号最小工作模式下的控制信号:TEST测试信号,单向、输入。测试信号,单向、输入。(9)=0,写写I/O端口端口=0,写,写存存储储器器WRWRM/IO=0=1写操作有效信号,写操作有效信号,单向、输出单向、输出M/IO配合配合完成完成MEM和和I/O写写操作操作WR(11)与与INTA(12)可屏蔽中断应答信号可屏蔽中断应答信号,单向单向、输输出出(13)ALE 地址锁存信号地址锁存信号,单向,输出。单向,输出。T1:锁存锁存AD0AD15上的地址信号,经上的地址信号,经锁存器得到锁存器得到A0A19地址
30、总线。地址总线。Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPUDEN(14)数据允许数据允许,单向
31、,输出。,单向,输出。数据接收数据接收,外部至外部至CPU数据发送数据发送,CPU至外部至外部 DT/R=0=1数据收发信号数据收发信号,单向,输出。,单向,输出。(15)DT/R(16)HOLD总线请求,单向、总线请求,单向、输入输入。总总线线请请求求部部件件发发出出HOLD=1,产产生生一个总线请求。一个总线请求。(17)HLDA总线应答,单向、总线应答,单向、输出输出。Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S6123456789
32、1011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU最大工作模式下的控制信号最大工作模式下的控制信号:(1)QS0、QS1,指指令令队队列列状状态,单向、输出。态,单向、输出。QS1 QS0 0 0 无操作无操作 0 1 第一字节第一字节 1 0 队列空队列空 1 1 后续字节后续字节Vcc40AD1539A16/S338A
33、17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU(2)机器周期状态,输出机器周期状态,输出,三态三态S2、S1、S0 提提供供当当前前总总线
34、线机机器器状状态态信信号号作作为为8288的输入信号编码,由的输入信号编码,由8288输出控制信号输出控制信号 0 0 0 中断响应中断响应 0 0 1 读读I/O 0 1 0 写写I/O 0 1 1 暂停暂停 1 0 0 取指取指 1 0 1 读存储器读存储器 1 1 0 写存储器写存储器 1 1 1 无效无效S2 S1 S0Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN
35、/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU总线请求信号,总线请求信号,输出、输入。输出、输入。(3)RQ/GT0RQ/GT1LOCK总线封锁信号,总线封锁信号,输出。输出。(4)Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18
36、/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPUSS0(HIGH)MN/MXRDVcc40A1539A16/S338A17/S43736353433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S612345678
37、91011121314151617181920HLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)TESTINTA(QS1)DT/R(S1)IO/M(S2)A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8088CPU3、8086 CPU 8088 CPU SS0(HIGH)IO/M(S2)M/IO(S2)BHE/S7AD8AD15A8A15Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU课后作业:课后作业:2.3 2.5 2.7 2.11
限制150内