数字逻辑--数字频率计的设计.pdf
《数字逻辑--数字频率计的设计.pdf》由会员分享,可在线阅读,更多相关《数字逻辑--数字频率计的设计.pdf(18页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、 滁 州 学 院 课程设计报告 课程名称:数字逻辑课程设计 设计题目:数字频率计的设计 系 别:网络与通信工程系 专 业:网络工程 组 别:第四组 起止日期:2012 年 5 月 28 日 2012 年 6 月 22 日 指导教师:计算机与信息工程学院二一二年制 课程设计任务书 目 录 1 引言.2 2 设计要求.2 2.1题目.2 2.2系统结构要求.2 2.3制作要求.2 2.4 扩展指标.2 2.5 运行环境.2 2.6 设计条件.2 2.7元件介绍.3 计数显示器.3 74160N.4 7473N.5 XFG1.6 3 整体设计方案.7 4 详细分析.8 41单元电路设计.8 42控制
2、电路.8 43关于JK触发器.9 44测试.10 5 调试与操作说明.10 5.1第一次仿真.11 5.2第二次仿真.11 5.3第三次仿真.12 5.4第四次仿真.12 6 课程设计总结.13 7 致谢.14 8 参考文献.14 1 引言 数字频率计是近代电子技术领域的重要测量工具之一,同时也是其他许多领域广泛应用的测量仪器。数字频率计是在基准时间内把测量的脉冲数记录下来,换算成频率并以数字的形式显示出来。数字频率计应用于测量信号(方波、正玄波或其他周期信号)的频率,并用十进制数显示。它具有精度高、测量速度快、读数直观、使用方便等优点。2 设计要求 2.1 题目 频率计主要用于测量正弦波、矩
3、形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。频率测量范围:1HZ10HZ。数字显示位数:四位静态十进制数显示被测信号的频率。2.2 系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号,送入测量电路进行处理、测量,档位转换用于选择测试的项目频率、周期或脉宽,若测量频率则进一步选择档位 2.3 制作要求 被测信号波形:正弦波、三角波和矩形波。测量频率范围:1Hz10kHz。测量周期范围:0.1ms1s。测量脉宽范围:0.1ms1s。测量精度:显示 4 有效数字(要求分析 1Hz、1kHz 和 10kHZ 测量误差)。2.4 扩展指标 要求测量
4、频率值时,1Hz10z 的精度均为1。2.5 运行环境 软件环境:windows XP Multisim 10。硬件环境:微型计算机。2.6 设计条件 电源条件:+5V。可供选择的元器件范围如表 2-2-1 所示:表 2-2-1 所需原件列表 元件名称 数量 电源 2 个 计数显示器 4 个 74160N 4 个 7473N 2 个 OR3 1 个 7408N 1 个 XFG1 1 个 2.7 元件介绍 计数显示器 该元件本质为显示译码器,人们直接利用译码器驱动显示器,因此人们就把这种类型的译码器叫做显示译码器,也就是我们通常说的显示器。如图 2-2-1 所示 图 2-2-1 计数显示器 其功
5、能如表 2-2-2 所示 表 2-2-2 计数器工作原理 74160N 74160N 是一种十进制的加法计数器,在本设计中由于仿真时受原件的限制,这里只使用计数芯片 74160,且要求显示四位,四个计数器 74160N 可以组成分频器。如图 2-2-2 所示 图 2-2-2 74160Na b c d 显示结果 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 A 1 0 1 1 b 1 1 0 0 c 1 1 0 1 d 1 1
6、 1 0 E 1 1 1 1 F 其工作原理如表 2-2-3 所示 表 2-2-3 74169N的工作原理 MR CP CEP CET PE DN QN TC 0 X X X X X 0 0 Reset(clear)1.X X 0 0 1.X X H 1(1)Parallel load 1.h h h X count(1)Count 1 X X h X q(1)Hold(Do nothing)1 X X h X q 0 7473N 7473N 的主要功能由 JK 触发器实现,当 JK 触发器的 J、K 端同时接高电平时,输出端的状态会随着每输入一个脉冲改变一次。因此 JK 触发器输入端的频率是
7、输出端的两倍,这就是通常认为的二分频。将输入端加到下一个 JK 触发器的时钟端又可实现频率的再次二分频,以此类推可实现频率的逐次分频。图 2-3 7473N 其功能如下表 2-2-4 所示 表 2-2-4 7473N 的工作原理 CLR CLK J K Q Q 0 X X X 0 1 1.0 0 Hold 1.1 0 1 0 1.0 1 0 1 1.1 1 Toggle XFG1 函数发生器可以产生正弦波扫三角波和矩形波,信号频率可以再1HZ到999MHZ范围内调整,信号的幅值以及占空比等参数也可以根据需要进行调节,信号发生器有三个引线端口:负极、正极和公共端,函数信号发生器的图标和面板如图
8、2-2-4 所示 图 2-2-4 XFG1 3 整体设计方案 数字频率计一般由振荡器、分频器、放大整形器、控制电路、计数译码显示电路等部分组成。由振荡器的振荡电路产生一标准频率信号,经分频器分频得到控制脉冲。控制脉冲经过控制器中的门电路分别产生选通脉冲、锁存信号、清零信号。待测信号经过限幅、运放的放大、施密特整形之后,输出一个与待测信号同频率的矩形脉冲信号,该信号与锁存信号和清零信号共同控制计数、锁存和清零三个状态,然后通过数码显示器件显示。数字频率计的原理框图如图 3-1 所示:图 3-1 数字频率计的原理框图 4 详细分析 41 单元电路设计 选用带译码器的集成十进制计数芯片 CD4011
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑 数字频率计 设计
限制150内