频率计设计报告.pdf
《频率计设计报告.pdf》由会员分享,可在线阅读,更多相关《频率计设计报告.pdf(15页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、频率计的设计报告 一 目录 单元电路设计.1 1 正弦信号产生电路.1 2整形电路的设计.2 3标准时基电路的产生.3 4 微分电路.3 5 计数模块.4 6自动换挡电路.5 7显示模块.7 心得体会.错误!未定义书签。附录.11 二,单元电路的设计 1,正弦信号产生电路 VCC9VVCC9VU8ALM324AD321141R9200R101kKey=A 50%D21N4148D31N4148R11100kC91nFC101nFR12100kKey=C50%R13100kKey=B50%R146.2kR176.2kR2020kR2120k3444VCC40VCC380U9BLM324AD561
2、147VDD-9VVDD-9V37U1BLM324AD561147R110kR25kR3100kKey=A50%150230VCC9VVCCVDD-9VVDD43360 利用 RC 桥式振荡电路,产生频率可调的正弦信号,再加以改进便可以输出频率和幅度都可以调的正弦信号了。振荡频率为 f=1/2IIRC R6,R7 为一同轴继电器,调节该继电器便可以使两电阻值同步改变,可以振荡频率从 012kh 变化,由于桥式电路对幅值的限制,特加跟随器与放大器来稳定及控制电压在 50mv 到 16.5v 变化 2,整形电路的设计 输入电路:由于输入的信号可以是正弦波。而后面的闸门或计数电路要求被测信号为矩形波
3、,所以需要设计一个整形电路,则在测量的时候,首先通过整形电路将正弦波波转化成矩形波。本次设计采用 555 施密特触发器对正弦波进行波形变换,。原理图如下:VCC5VA1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIR1810kR1910kC1210nF047VCCC111uF46 555 定时器内部包含有两个电压比较器,一个 Rs 触发器,当输入信号 Vi 超过参考电平 2/3VCC 时,触发器复位,输出端输出低电平,当输入信号低于 1/3VCC 时,则输出端输出高电平,这样就实现了波形转换。3,标准时基电路的产生。A2555_VIRTUALGNDDISOUTRSTVC
4、CTHRCONTRIVCC5VC610nFR647kR739kR8100kKey=A50%C8100nFC710uF330805221VCC 本电路通过 555 多谐振荡器产生高电平为 1S 的脉冲,以该标准信号控制闸门电路的开与关,为计数器成功计数作下准备。Tw1=0.7*(R6+R8)*C7,tw2=0.7*R7*C7,占空比 P=ts1/(ts1+ts2)=(R6+R8)/(R6+R8+R7);本振荡电路中,tW1=1s(高),tw2=0.25s(低),p=0.8;4,微分电路 U5A74LS00DC16.8nFR1680 当与非门输入端有一个为 0 时,输出端为 1,电容 C1 两端电
5、压为 0,而当输入端全为 1 时,输出端为 0,由于电容 C1 两端的电压不能突变,故电容 C1的右端与电阻相接的一端输出为 0,但是这个低电平是不能长久的,电源 Vcc经 680 欧的电阻 R1 给电容 C1 充电,一段时间之后,电容 C1 的右端又恢复高电平。5,计数模块 计数芯片介绍 U174LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023 74LS90 芯片引脚图 74LS90 的逻辑功能表 复位输入 输出 R01 R02 R91 R92 QD QC QB QA 1 1 0 x 0 0 0 0 1 1 x 0 0 0 0 0 x x 1 1 1
6、0 0 1 x 0 x 0 计数 0 x 0 x 计数 0 x x 0 计数 x 0 0 x 计数 由功能表可知:当 R01 和 R02 都为 1 时,才具有清零功能,而当 R01 和 R02 中有一个为 0 时,清零都无效。R91 和 R92 的置 9 功能也是当 R91 和 R92 同时为 1 时置 9 才有效,而当 R91 和 R92 中只要有一个为 0 时置 9 都无效。当置 9 和清零都无效时。将输出端 QA 与 B 输入端相接,CLK 从 A 输入端输入就实现十进制加计数功能。计数模块原理图 R1680D11N4148C110nFU574LS90DQA12QB9QD11QC8INB
7、1R916R927R012INA14R023U674LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023U774LS90DQA12QB9QD11QC8INB1R916R927R012INA14R02310 1112214 1573161768021000VCC5VVCC计 数 器 最 高 位 溢 出译 码 器 输 入时 基 信 号译 码 器 输 入译 码 器 输 入19已 处 理 的 被 测 信 号 当时基信号到达时,1s 的高电平经 C2 使计数器的清零端瞬间清零。每次1s 的闸门时间开始的时候都将实现清零功能。由于 1N4148 的钳位保护作用,当1s
8、高电平到来时,高电平通过电阻接地对电容进行充电,充电过程中,计数器清零,充电完毕后,电容相当于一电源,电容左端相当于电源的负极,带负电荷,则 D1 从截止状态变为导通。由于 1N4148 的钳位保护作用,这时二极管两端电压为-0.7V,置零信号很快就消失,允许计数器计数。将 QA 接到 CLKB 的输入端,使 74LS90 构成十进制计数器。将 R91 接地,R92 接电源,使置 9 操作无效。当低位记到 9 时 QD=1,下一个计数脉冲到来的时候,计数器记满溢出,QD 由 10,产生的下降沿正好可以作为高一位的 CLK 输入。6,自动换挡电路(分频切换和小数点控制)本模块电路采用双 JK 触
9、发器 74LS112,通过控制其置 1 端,清零端,及 CLK端,实现分频切换和对小数点的控制。U4A74LS112D1Q51Q61PR41K21CLR151J31CLK1 74LS112 JK 触发器的逻辑功能表 输 入 输 出 SD RD CP J K Qn+1 Qn+1 0 1 X X X 1 0 1 0 X X X 0 1 0 0 X X X 1 1 0 0 Qn Qn 1 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 Qn Qn 1 1 X X Qn Qn CLK 端为下降沿触发 SD、RD 端异步置数和异步清零端,当其中一个有效时,即为低电平 0时,不管 CLK 脉冲
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 频率计 设计 报告
限制150内