《14《电工电子技术》.ppt》由会员分享,可在线阅读,更多相关《14《电工电子技术》.ppt(60页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、电工电子技术电工电子技术 北京金企鹅文化发展中心北京金企鹅文化发展中心目录页第 2 页目录页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.2 寄存器14.3 计数器14.4 555定时器过渡页第 3 页过渡页14.1 双稳态触发器14.1.1 RS触发器14.1.2 JK触发器14.1.3 D触发器和T触发器14.1.4 触发器逻辑功能的转化第 4 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.1RS触发器由与非门组成的基本由与非门组成的基本RS触发器如图触发器如图14-1所示。它由所示。它由两个与非门的输入、两个与非门的输入、输出端交叉连接输出端交叉连接而成。而
2、成。基本RS触发器1)电路结构 (a a)逻辑图)逻辑图 (b b)逻辑图形符号)逻辑图形符号 图图14-1 14-1 基本基本RSRS触发器触发器第 5 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.1RS触发器 当当R=0,S=1时。时。G1门的门的R端加负脉冲后,即端加负脉冲后,即R=0,由与非逻辑关系,由与非逻辑关系“有有0出出1”得得 ;反馈到反馈到G2门,由与非逻辑关系门,由与非逻辑关系“全全1出出0”得得Q=0;再反馈到;再反馈到G1门,即使此时门,即使此时负脉冲消失,按负脉冲消失,按“有有0出出1”,仍然。也就是说,此种情况下,无论触发器初,仍然。也就是说,此
3、种情况下,无论触发器初态为态为0或为或为1,经触发后它都会保持,经触发后它都会保持0状态。状态。下面按与非逻辑关系分四种情况来分析基本下面按与非逻辑关系分四种情况来分析基本RS触发器的状态转换和逻辑触发器的状态转换和逻辑功能。设功能。设Q 为触发器原来的状态(也称初态);为触发器原来的状态(也称初态);Q 为加触发信号(正、为加触发信号(正、负脉冲或时钟脉冲)后新的状态(也称为次态)。负脉冲或时钟脉冲)后新的状态(也称为次态)。基本RS触发器2)状态转换和逻辑功能分析nn+1第 6 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.1RS触发器 当当R=1,S=0时。时。当当G2
4、门门S端加负脉冲后,即端加负脉冲后,即S=0,由与非逻辑关系分析可知,此种情况下,由与非逻辑关系分析可知,此种情况下,无论触发器初态为无论触发器初态为0或为或为1,经触发后它都会保持,经触发后它都会保持1状态。状态。基本RS触发器2)状态转换和逻辑功能分析 当当R=0,S=0时。时。当当R端和端和S端同时加负脉冲时,端同时加负脉冲时,G1门和门和G2门的输出端都为门的输出端都为1,这就达不到,这就达不到Q,逻辑状态相反的要求。此后,如果负脉冲都去除,则次态会由于两个门逻辑状态相反的要求。此后,如果负脉冲都去除,则次态会由于两个门延迟时间的不同,当时所受外界干扰不同等因素而无法判定,即出现不定状
5、延迟时间的不同,当时所受外界干扰不同等因素而无法判定,即出现不定状态。因此,这种情况在使用中应禁止出现。态。因此,这种情况在使用中应禁止出现。第 7 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.1RS触发器表表14-1为基本为基本RS触发器的功能表,图触发器的功能表,图14-2是波形图,两者可对照分析。是波形图,两者可对照分析。可见,触发器的次态不仅与输入状态有关,也与触发器的初态有关。可见,触发器的次态不仅与输入状态有关,也与触发器的初态有关。基本RS触发器2)状态转换和逻辑功能分析 表表14-1 基本基本RS触发器的功能表触发器的功能表图图14-2 14-2 波形图波形
6、图 第 8 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.1RS触发器在实际应用中,触发器的工作状态不仅要由在实际应用中,触发器的工作状态不仅要由R,S端的信号来决定,而且端的信号来决定,而且还希望触发器按一定的节拍翻转。还希望触发器按一定的节拍翻转。同步RS触发器1)电路结构 (a)逻辑图)逻辑图 (b)逻辑图形符号)逻辑图形符号图图14-4 同步同步RS触发器触发器第 9 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.1RS触发器当当CP=0时,控制门时,控制门G3,G4关闭,它们都输出关闭,它们都输出1。此时,不管。此时,不管R端和端和S端的端的信号如
7、何变化,触发器的状态保持不变。信号如何变化,触发器的状态保持不变。当当CP=1时,控制门时,控制门G3,G4打开,打开,R,S端的输入信号可通过这两个门,端的输入信号可通过这两个门,使基本使基本RS触发器的状态翻转,触发器输出状态由触发器的状态翻转,触发器输出状态由R,S端的输入信号决定。表端的输入信号决定。表14-2为为CP=1时根据逻辑图得出的同步时根据逻辑图得出的同步RS触发器功能表。触发器功能表。同步RS触发器2)状态转换和逻辑功能分析R SQnQn+1功能说明0 00 00101保持原状态0 10 10111置11 01 00100置01 11 101输出状态不稳定、禁用表表14-2
8、 14-2 同步同步RSRS触发器功能表触发器功能表第 10 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.1RS触发器同步RS触发器2)状态转换和逻辑功能分析第 11 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.2JK触发器如图如图14-5(a)所示为边沿)所示为边沿JK触发器的逻辑电路图,如图触发器的逻辑电路图,如图14-5(b)、()、(c)所)所示为示为JK触发器的逻辑图形符号。其中在触发器的逻辑图形符号。其中在CP端有一个端有一个“o”符号,表示符号,表示CP下降沿有下降沿有效;无效;无“o”符号,表示符号,表示CP上升沿有效。图中上升沿有效。图
9、中 ,分别是置分别是置0、置、置1端,用来设端,用来设置触发器的初始状态;置触发器的初始状态;J,K为信号输入端,为信号输入端,CP为时钟脉冲,高电平有效。为时钟脉冲,高电平有效。JK触发器的功能表如表触发器的功能表如表14-3所示。所示。电路结构 (a a)逻辑图)逻辑图 (b b)上升沿)上升沿JKJK触发器触发器 (c c)下降沿)下降沿JKJK触发器触发器 图图14-5 14-5 边沿边沿JKJK触发器触发器第 12 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.2JK触发器特征表和特性方程 表表14-3 JK14-3 JK触发器的功能表触发器的功能表 表表14-4
10、JK14-4 JK触发器的特征表触发器的特征表nn+1J K QnQn+1 JKQn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101001110 00Qn01010111第 13 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.3D触发器和T触发器如图如图14-6所示为所示为D触发器的逻辑图形符号。某个时钟脉冲到来之后输出端触发器的逻辑图形符号。某个时钟脉冲到来之后输出端Q的状态和脉冲到来之前的状态和脉冲到来之前D端的状态一致,所以端的状态一致,所以D触发器的特性方程为触发器的特性方程为 (14-3)D触发器的功能表如表触发器的功能表如表
11、14-5所示。所示。因此,因此,D触发器又称为触发器又称为数据寄存器数据寄存器,它可方便的存放一位数据。,它可方便的存放一位数据。D触发器 图图14-6 D14-6 D触发器的逻辑图形符号触发器的逻辑图形符号DQnQn+1 功能000置010101置111表表14-5 D14-5 D触发器的功能表触发器的功能表第 14 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.3D触发器和T触发器在实际应用中,有时需要一种实现这样逻辑功能的触发器,当控制信号时,在实际应用中,有时需要一种实现这样逻辑功能的触发器,当控制信号时,每来一个时钟信号它的状态就翻转一次,而当每来一个时钟信号它的状
12、态就翻转一次,而当T=0时,时钟信号到达后它的状态时,时钟信号到达后它的状态保持不变。实现这种逻辑功能的触发器称为保持不变。实现这种逻辑功能的触发器称为T触发器触发器。T触发器通常由其他触发器转换而来,而无单独的产品。例如,将触发器通常由其他触发器转换而来,而无单独的产品。例如,将JK触发器触发器的的J,K两个输入端连在一起作为两个输入端连在一起作为T端,就可以构成端,就可以构成T触发器,它的逻辑图形符号触发器,它的逻辑图形符号如图如图14-7所示。表所示。表14-6为为T触发器的特性表。触发器的特性表。T触发器 图图14-7 T14-7 T触发器的逻辑触发器的逻辑TQnQn+1 000011
13、101110表表14-6 T14-6 T触发器的特性表触发器的特性表第 15 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.4触发器逻辑功能的转化如图如图14-8所示,用一个与非门将所示,用一个与非门将JK触发器的两个输入端联系起来成为一个输触发器的两个输入端联系起来成为一个输入端入端D,即可以将,即可以将JK触发器转换为触发器转换为D触发器,如图触发器,如图14-6所示。所示。将JK触发器转换为D触发器 图图14-8 14-8 将将JKJK触发器转换为触发器转换为D D触发器触发器第 16 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.4触发器逻辑功能的转
14、化将JK触发器转换为T触发器 图图14-9 14-9 将将JKJK触发器转换为触发器转换为T T触发器触发器 第 17 页第14章 触发器和时序逻辑电路14.1 双稳态触发器14.1.4触发器逻辑功能的转化将D触发器转换为 触发器 图图14-10 14-10 例将例将D D触发器转换为触发器转换为 触发器触发器过渡页第 18 页过渡页14.2 寄存器14.2.1 数码寄存器14.2.2 移位寄存器第 19 页第14章 触发器和时序逻辑电路14.2 寄存器14.2.1数码寄存器 图图14-11 414-11 4位数码寄存器位数码寄存器第 20 页第14章 触发器和时序逻辑电路14.2 寄存器14
15、.2.1数码寄存器11)清0开始时,在 端加负脉冲,使各触发器清零,即 。清零后 接高电平,以允许数码的寄存。4)并行输出当需要取出数据时,发出一个取数正脉冲,4个与门被打开,原来存入的4个数码可同时并行取出。2)并行数据输入在 接高电平的前提下,发出一个存数正脉冲CP,将要存入的数据d3d2d1d0依次加到数据输入端D3D2D1D0,在CP脉冲下降沿的作用下数据被并行存入。3)记忆保持 接高电平,CP无下降沿,则各触发器保持原状态不变,寄存器处在记忆保存状态。243第 21 页第14章 触发器和时序逻辑电路14.2 寄存器14.2.2移位寄存器 图图14-12 414-12 4位左移寄存器位
16、左移寄存器第 22 页第14章 触发器和时序逻辑电路14.2 寄存器14.2.2移位寄存器移位脉冲数寄存器中的数码移位过程Q3Q2Q1Q000000清零10001左移一位20010左移二位30101左移三位41011左移四位表表14-7 14-7 移位寄存器的状态表移位寄存器的状态表过渡页第 23 页过渡页14.3 计数器14.3.1 二进制计数器14.3.2 十进制计数器第 24 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器将计数脉冲的输入端与各触发器将计数脉冲的输入端与各触发器的的CP脉冲端相连,在计数脉冲触发下,脉冲端相连,在计数脉冲触发下,所有能翻转的触发器
17、同时动作,这种所有能翻转的触发器同时动作,这种结构的计数器称为结构的计数器称为同步计数器同步计数器。如图如图14-13所示为由所示为由4个个T触发器作触发器作为基本计数单元组成的为基本计数单元组成的4位同步加法计位同步加法计数器。下面对其进行分析。数器。下面对其进行分析。同步二进制计数器 图图14-13 414-13 4位同步二进制加法计数器电路位同步二进制加法计数器电路第 25 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器同步二进制计数器第 26 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器由式(由式(14-6)和式()和式(14-7)
18、得电路的状态转换表,如表)得电路的状态转换表,如表14-8所示。所示。同步二进制计数器 表表14-8 414-8 4位同步二进制加法计数器的状态转换表位同步二进制加法计数器的状态转换表第 27 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器由波形图可以看出,若计数脉冲的输入频率为由波形图可以看出,若计数脉冲的输入频率为f0,则,则Q0,Q1,Q2和和Q3端输出端输出脉冲的频率依次为脉冲的频率依次为 f0,f0,f0和和 f0。针对计数器的这种功能,也将它称为。针对计数器的这种功能,也将它称为分分频器频器。此外,在上述电路中,每输入。此外,在上述电路中,每输入16个计数
19、脉冲计数器工作一个循环,并在输个计数脉冲计数器工作一个循环,并在输出端出端C产生一个进位输出信号,所以又将这个计数器称为产生一个进位输出信号,所以又将这个计数器称为十六进制计数器十六进制计数器。计数器中能计的最大数称为计数器的计数器中能计的最大数称为计数器的容量容量,n位二进制计数器的容量等于位二进制计数器的容量等于 。图图14-14、图、图14-15分别为同步二进制加法计数器的状态转换图和波形图。分别为同步二进制加法计数器的状态转换图和波形图。同步二进制计数器 图图14-14 414-14 4位同步二进制加法计数器状态转换图位同步二进制加法计数器状态转换图 图图14-15 414-15 4位
20、同步二进制加法计数器波形图位同步二进制加法计数器波形图第 28 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器图图14-16所示为所示为4位异步二进制加法计数器的原理图。它由位异步二进制加法计数器的原理图。它由4个下降沿的个下降沿的JK触发触发器作为基本计数单元组成,每个触发器的器作为基本计数单元组成,每个触发器的J,K端悬空,相当于接高电平,各位触端悬空,相当于接高电平,各位触发器的清零端受清零信号的控制,每来一个发器的清零端受清零信号的控制,每来一个CP脉冲在其下降沿触发器翻转一次,脉冲在其下降沿触发器翻转一次,并且低位触发器的输出作高位触发器的并且低位触发器的输
21、出作高位触发器的CP脉冲。脉冲。异步二进制计数器 图图14-16 414-16 4位异步二进制加法计数器电路位异步二进制加法计数器电路第 29 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器在计数脉冲输入前,在在计数脉冲输入前,在 端加负脉冲使计数器清零,当第一个计数脉冲加到端加负脉冲使计数器清零,当第一个计数脉冲加到触发器触发器FF0的的CP端,在该脉冲的下降沿端,在该脉冲的下降沿FF0翻转得到翻转得到Q0波形,而波形,而Q0又作为触发器又作为触发器FF1的的CP脉冲,脉冲,FF1在在Q0的下降沿到来时发生翻转,得到的下降沿到来时发生翻转,得到Q1波形,依次类推,得
22、波形,依次类推,得到计数器的工作波形图,如图到计数器的工作波形图,如图14-17所示。由波形图可知,每个触发器都是每输入所示。由波形图可知,每个触发器都是每输入两个脉冲输出一个脉冲,即逢二进一。两个脉冲输出一个脉冲,即逢二进一。异步二进制计数器 图图14-17 414-17 4位异步二进制加法计数器工作波形图位异步二进制加法计数器工作波形图第 30 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器 集成同步二级制计数器的品种很多,如集成同步二级制计数器的品种很多,如74LS160,74LS161,74LS162等。如图等。如图14-18所所示为示为4位同步二进制加法集成
23、计数器位同步二进制加法集成计数器74LS161的的外部引脚图,如表外部引脚图,如表14-9所示为其功能表。所示为其功能表。集成二进制计数器 表表14-9 74LS16114-9 74LS161功能表功能表1)集成同步二进制计数器 图图14-18 74LS16114-18 74LS161的外部引脚图的外部引脚图第 31 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器集成二进制计数器1)集成同步二进制计数器第 32 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器74HC393是典型的集成异步二进制计数器,其外部引脚图如图是典型的集成异步二进制计数
24、器,其外部引脚图如图14-19(a)所)所示。如图示。如图14-19(b)所示为其逻辑电路图,它由)所示为其逻辑电路图,它由4个个T触发器作为触发器作为4位计数单元组位计数单元组成,其中,成,其中,FF0在在T端信号上升沿有效,端信号上升沿有效,FF1FF3在在T端信号下降沿有效,端信号下降沿有效,G1门是门是清零控制门,用正脉冲清零,清零控制门,用正脉冲清零,G2门是脉冲控制门。门是脉冲控制门。当当CR=1时,时,R=1,此时,此时 ,计数器清零;清零后,使,计数器清零;清零后,使CR=1,则,则各触发器可进行计数。各触发器可进行计数。集成二进制计数器2)集成异步二进制计数器 (a a)引脚
25、图)引脚图 (b b)逻辑电路图)逻辑电路图第 33 页第14章 触发器和时序逻辑电路14.3 计数器14.3.1二进制计数器其计数功能的实现过程为:其计数功能的实现过程为:端的计数脉冲经端的计数脉冲经G2门反相后,在上门反相后,在上升沿(即升沿(即 的下降沿)加给的下降沿)加给FF0的的T端,因此端,因此FF0在在 的每个下降沿翻转的每个下降沿翻转一次,得到一次,得到Q0状态。状态。Q0又为又为FF1的的T端计数信号,端计数信号,FF1在每个在每个Q0的下降沿的下降沿翻转一次,得到翻转一次,得到Q1状态。依次类推,完成计数功能。状态。依次类推,完成计数功能。集成二进制计数器2)集成异步二进制
26、计数器第 34 页第14章 触发器和时序逻辑电路14.3 计数器14.3.2十进制计数器同步十进制加法计数器 图图14-20 14-20 同步十进制加法计数器电路同步十进制加法计数器电路第 35 页第14章 触发器和时序逻辑电路14.3 计数器14.3.2十进制计数器同步十进制加法计数器第 36 页第14章 触发器和时序逻辑电路14.3 计数器14.3.2十进制计数器同步十进制加法计数器 表表14-10 14-10 同步十进制加法计数器的状态转换表同步十进制加法计数器的状态转换表 图图14-21 14-21 电路状态转换图电路状态转换图第 37 页第14章 触发器和时序逻辑电路14.3 计数器
27、14.3.2十进制计数器异步十进制加法计数器 图图14-22 14-22 异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路第 38 页第14章 触发器和时序逻辑电路14.3 计数器14.3.2十进制计数器异步十进制加法计数器第 39 页第14章 触发器和时序逻辑电路14.3 计数器14.3.2十进制计数器集成十进制计数器 图图14-24 14-24 集成异步十进制加法计数器集成异步十进制加法计数器74LS29074LS290的逻辑图的逻辑图第 40 页第14章 触发器和时序逻辑电路14.3 计数器14.3.2十进制计数器集成十进制计数器表表14-11 74LS29014-11 74
28、LS290功能表功能表过渡页第 41 页过渡页14.4 555定时器14.4.1 555定时器的结构14.4.3 555定时器的典型应用14.4.2 555定时器的工作原理第 42 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.1555定时器的结构 (a a)电路结构图)电路结构图 (b b)外引线排列图)外引线排列图图图14-25 CB55514-25 CB555定时器定时器第 43 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.2555定时器的工作原理第 44 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.2555定时器的工作原理(续表
29、)(续表)第 45 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.2555定时器的工作原理第 46 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.3 555定时器的典型应用单稳态触发器 图图14-26 14-26 单稳态触发器单稳态触发器 图图14-27 14-27 单稳态触发器逻辑图形符号单稳态触发器逻辑图形符号 第 47 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.3 555定时器的典型应用单稳态触发器 图图14-28 14-28 电路的电压波形图电路的电压波形图1)稳定状态(0t1)第 48 页第14章 触发器和时序逻辑电路14.4
30、 555定时器14.4.3 555定时器的典型应用单稳态触发器2)暂时稳定状态(t1t2)在在t1时刻输入触发器负脉冲,其值小于时刻输入触发器负脉冲,其值小于 ,所以比较器,所以比较器A2的输出的输出 ;将触;将触发器置发器置1,uo由由0变为变为1,电路进入暂时稳定状态。此时,电路进入暂时稳定状态。此时T截止,电源又对电容截止,电源又对电容C充电。充电。当当uC上升略高于上升略高于 时(即在时(即在t2时刻),比较器时刻),比较器A1的输出的输出 ,从而使触发器自动,从而使触发器自动翻转到翻转到Q=0状态。此后电容状态。此后电容C放电使放电使 ,故,故 ,触发器保,触发器保持持0状态不变,输
31、出电压状态不变,输出电压 。单稳态触发器中输出的是矩形脉冲,其宽度为暂时稳定状态的持续时间,记作单稳态触发器中输出的是矩形脉冲,其宽度为暂时稳定状态的持续时间,记作tp。第 49 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.3 555定时器的典型应用施密特触发器 图图14-29 14-29 施密特触发器的电路图施密特触发器的电路图 图图14-30 14-30 逻辑图形符号逻辑图形符号 第 50 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.3 555定时器的典型应用施密特触发器第 51 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.3 5
32、55定时器的典型应用施密特触发器 图图14-31 14-31 电压传输特性电压传输特性 图图14-32 14-32 波形图波形图第 52 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.3 555定时器的典型应用多谐振荡器 图图14-33 14-33 多谐振荡器电路多谐振荡器电路第 53 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.3 555定时器的典型应用多谐振荡器图图14-34 14-34 多谐振荡器逻辑图形符号多谐振荡器逻辑图形符号 第 54 页第14章 触发器和时序逻辑电路14.4 555定时器14.4.3 555定时器的典型应用多谐振荡器图图14-
33、35 14-35 多谐振荡器波形图多谐振荡器波形图过渡页第 55 页过渡页本章小结第 56 页第14章 触发器和时序逻辑电路本章小结触发器(1)和门电路一样,触发器也是构成各种复杂数字系统的一种基本逻辑单元。和门电路一样,触发器也是构成各种复杂数字系统的一种基本逻辑单元。触发器逻辑功能的基本特点是可以保存一位二值信息。因此,又将触发器称为半触发器逻辑功能的基本特点是可以保存一位二值信息。因此,又将触发器称为半导体存储单元或记忆单元。导体存储单元或记忆单元。(2)从逻辑功能的角度可以将触发器分为从逻辑功能的角度可以将触发器分为RS触发器、触发器、JK触发器、触发器、D触发器、触发器、T触发器等几
34、种类型。这些逻辑功能可以用特性表、特性方程或状态转换图加以触发器等几种类型。这些逻辑功能可以用特性表、特性方程或状态转换图加以描述。描述。(3)由于电路的结构形成不同,触发器的触发方式也不一样,有电平触发、由于电路的结构形成不同,触发器的触发方式也不一样,有电平触发、脉冲触发和边沿触发之分。不同触发方式的触发器在状态的翻转过程中具有不同脉冲触发和边沿触发之分。不同触发方式的触发器在状态的翻转过程中具有不同的动作特点。因此,在选择触发器电路时不仅需要知道它的逻辑功能类型,还必的动作特点。因此,在选择触发器电路时不仅需要知道它的逻辑功能类型,还必须了解它的触发方式,才能作出正确的设计。须了解它的触
35、发方式,才能作出正确的设计。第 57 页第14章 触发器和时序逻辑电路本章小结触发器(4)触发器的电路结构形式和逻辑功能之间不存在固定的对应关系。同一种触发器的电路结构形式和逻辑功能之间不存在固定的对应关系。同一种逻辑功能的触发器可以用不同的电路结构实现;同一种电路结构的触发器可以实逻辑功能的触发器可以用不同的电路结构实现;同一种电路结构的触发器可以实现不同的逻辑功能。不要将某一种电路结构形式同某一种逻辑功能类型等同起来。现不同的逻辑功能。不要将某一种电路结构形式同某一种逻辑功能类型等同起来。(5)触发器的电路结构和触发方式之间的关系是固定的。例如,只要是同步触发器的电路结构和触发方式之间的关系是固定的。例如,只要是同步RS触发器,无论逻辑功能如何,就一定是电平触发方式。因此只要知道了触发器触发器,无论逻辑功能如何,就一定是电平触发方式。因此只要知道了触发器的电路结构类型,也就知道了它的触发方式。的电路结构类型,也就知道了它的触发方式。第 58 页第14章 触发器和时序逻辑电路本章小结时序逻辑电路第 59 页第14章 触发器和时序逻辑电路本章小结其他内容http:/谢谢观看
限制150内