数字电路与逻辑设计计数器精品文稿.ppt
《数字电路与逻辑设计计数器精品文稿.ppt》由会员分享,可在线阅读,更多相关《数字电路与逻辑设计计数器精品文稿.ppt(70页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、数字电路与逻辑设计计数器第1页,本讲稿共70页一、计数器的概念一、计数器的概念用来计算用来计算输入脉冲数目输入脉冲数目的时序逻辑电路。它是用电路的的时序逻辑电路。它是用电路的不不同状态来表示输入脉冲的个数同状态来表示输入脉冲的个数。计数器计数器计数器的模计数器的模计数器所能计算的脉冲数目的计数器所能计算的脉冲数目的最大值最大值(即电路所能表示状态数目的最大值)(即电路所能表示状态数目的最大值)电路作用:分频、定时、产生脉冲序列、数字运算等;电路作用:分频、定时、产生脉冲序列、数字运算等;第2页,本讲稿共70页二、计数器的分类二、计数器的分类按按触发器的翻转次序触发器的翻转次序,分为同步和异步计
2、数器,分为同步和异步计数器按按进位制进位制,分为模二、模十和任意模计数器,分为模二、模十和任意模计数器按按逻辑功能逻辑功能,分为加法、减法和可逆计数器,分为加法、减法和可逆计数器按按集成度集成度,分为小规模与中规模集成计数器,分为小规模与中规模集成计数器第3页,本讲稿共70页 6.2.1 采用小规模集成器件设计同步计数器。采用小规模集成器件设计同步计数器。例例1 设计模设计模6同步计数器。同步计数器。解:模解:模6计数器要求有计数器要求有6个记忆状态,且逢个记忆状态,且逢6进进1。假设令这假设令这6个状态为个状态为S0=000,S1=001,S2=011,S3=111,S4=110,S5=10
3、0。列出状态转移表和原始状态转移图。列出状态转移表和原始状态转移图。第4页,本讲稿共70页 n 态 n+1 态 Z(t)Q3 Q2 Q1Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 1 状态转移表状态转移表S0S1S2S3S4S5原始状态原始状态转移图转移图第5页,本讲稿共70页 0 1 0 0 1 1 0 Q3nQ2n Q1n 00 01 11 10 0 1 偏离态做任意项处理 Q3n+1=Q2n 0 0 0 1 1 1 1 Q3nQ2n Q1n 00 01
4、 11 10 0 1Q2n+1=Q1n 1 0 0 1 1 0 1 Q3nQ2n Q1n 00 01 11 10 0 1 Q1n+1=Q3n 次态卡诺图次态卡诺图第6页,本讲稿共70页 0 0 1 0 0 0 Q3nQ2n Q1n 00 01 11 10 0 1 输出函数:Z=Q3n Q2n 输出函数卡诺图输出函数卡诺图第7页,本讲稿共70页确定状态转移方程,可以检验是否具有自启动确定状态转移方程,可以检验是否具有自启动 性。偏离状态有性。偏离状态有010,101。始终进不到有效状。始终进不到有效状 态,称为计数器出现了态,称为计数器出现了堵塞现象堵塞现象。不具有自启。不具有自启 动特性动特性
5、.111011001000100110101010为了消除堵塞:为了消除堵塞:通过通过RD或或SD,强迫计数器脱离堵塞进入有效循环。,强迫计数器脱离堵塞进入有效循环。修改设计,即打断偏离状态的循环,使其某一偏离修改设计,即打断偏离状态的循环,使其某一偏离 状态在时钟作用下转移到有效序列中去。状态在时钟作用下转移到有效序列中去。第8页,本讲稿共70页偏离状态做为任意项处理时,没有确定的转移方向,偏离状态做为任意项处理时,没有确定的转移方向,现在要使它有确定的转移。如:打断现在要使它有确定的转移。如:打断101010的的转移,使转移,使101011有效状态,那么卡诺图变为有效状态,那么卡诺图变为(
6、见卡诺图中的红线)(见卡诺图中的红线)各级触发器的状态转移方程:各级触发器的状态转移方程:Q3n+1=Q2n Q2n+1=Q1n Q1n+1=Q3n Q2n Q1n 再检验偏离状态,具有了自启动特性。再检验偏离状态,具有了自启动特性。第9页,本讲稿共70页 若采用若采用D触发器触发器,则触发器激励函数:则触发器激励函数:D3=Q2n,D2=Q1n,D1=Q3n+Q2nQ1n 输出函数输出函数 Z=Q3nQ2n、据、据画出具有自启动特性的模画出具有自启动特性的模6同步同步 计数器逻辑电路。计数器逻辑电路。第10页,本讲稿共70页解:解:据题意可直接由波形图画出该电路状态图据题意可直接由波形图画出
7、该电路状态图状态已简化、已分配状态已简化、已分配选择选择3 3个上升沿触发的个上升沿触发的JKJK触发器触发器例例2:试按下图所示的时序关系设计一个同步时序电路试按下图所示的时序关系设计一个同步时序电路确定触发器的类型和个数确定触发器的类型和个数第11页,本讲稿共70页 写出电路的状态方程、驱动方程和输出方程写出电路的状态方程、驱动方程和输出方程求状态方程:求状态方程:Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1 Y00000100010100010011001110001000001例例2:第12页,本讲稿共70页求驱动方程、输出方程:求驱动方程、输出方程:K0=1J1=Q0n画出逻辑图
8、画出逻辑图 K2=1K1=Q0n例例2:2:同步时序逻辑电路设计举例同步时序逻辑电路设计举例第13页,本讲稿共70页(4 4)检查自启动能力)检查自启动能力Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1 Y00000100010100010011001110001000001无效状无效状态态 101010111001011110001修改输出方程:修改输出方程:电路的输出电路的输出Y有错有错!000例例2:2:同步时序逻辑电路设计举例同步时序逻辑电路设计举例第14页,本讲稿共70页(4 4)完整的状态图)完整的状态图电路具备自启动能力电路具备自启动能力 例例2:2:同步时序逻辑电路设计举例同
9、步时序逻辑电路设计举例第15页,本讲稿共70页修改后的逻辑图修改后的逻辑图例例2:2:同步时序逻辑电路设计举例同步时序逻辑电路设计举例第16页,本讲稿共70页小结:采用小规模集成器件设计同步计数器的一般步骤。小结:采用小规模集成器件设计同步计数器的一般步骤。列出状态转移表或状态转移图列出状态转移表或状态转移图确定状态转移方程,输出方程确定状态转移方程,输出方程检验自启动特性检验自启动特性确定驱动方程(激励函数)确定驱动方程(激励函数)画出逻辑电路画出逻辑电路不具有不具有 具有具有第17页,本讲稿共70页6.2.2 采用中规模集成器件实现任意模值计数器。采用中规模集成器件实现任意模值计数器。必须
10、学会查阅有关器件手册和技术资料,搞清楚所要使用必须学会查阅有关器件手册和技术资料,搞清楚所要使用的逻辑器件的功能和工作原理,还要了解和记住一些常用的信的逻辑器件的功能和工作原理,还要了解和记住一些常用的信号名的作用。号名的作用。CO 进位输出进位输出 BO 借位输出借位输出 CT,CTt,CTp 计数器控制端计数器控制端 LD 并行置入数据控制端并行置入数据控制端 L/D双功能端:双功能端:L 是加法计数控制端是加法计数控制端 D是减法计数控制端是减法计数控制端 CR 是清除(清是清除(清0)端)端 EN 是三态允许控制端是三态允许控制端 ST 是数据选通端是数据选通端 CP 是时钟输入端是时
11、钟输入端第18页,本讲稿共70页一、一、集成同步计数器集成同步计数器 介绍介绍:异步清除:异步清除:当当CR=0时时,Q均为均为0 74161 4位二进制加法计数(异步清除)位二进制加法计数(异步清除)74160 十进制同步计数器(异步清除)十进制同步计数器(异步清除)同步清除同步清除:是当是当CR=0时,在时钟信号作用下,时,在时钟信号作用下,实现清除。实现清除。74163 4 4位二进制加法计数(同步清除)位二进制加法计数(同步清除)74162 十进制同步计数器(同步清除)十进制同步计数器(同步清除)第19页,本讲稿共70页 74192:双时钟触发的双时钟触发的4位十进制同步加位十进制同步
12、加/减计数器减计数器.74193:双时钟触发的双时钟触发的4位二进制同步加位二进制同步加/减计数器减计数器.74190:4位十进制同步加位十进制同步加/减计数器。减计数器。74191:4位二进制同步加位二进制同步加/减计数器。减计数器。集成同步计数器集成同步计数器第20页,本讲稿共70页1.集成集成同步同步计数器计数器74161第21页,本讲稿共70页 1 1、集成同步计数器、集成同步计数器7416174161 四个四个J-K触发器构成触发器构成D3 D0:数据输入端数据输入端CP:时钟输入时钟输入,上升沿上升沿有效有效CR:异步清零异步清零,低电平有效低电平有效LD:同步预置,低电平有效同步
13、预置,低电平有效Q3 Q0:数据输出端数据输出端CTP、CTT:使能端,多片级联:使能端,多片级联1).逻辑符号逻辑符号CPD3D2D1D0Q3Q2Q1Q0COCTPCTT74161第22页,本讲稿共70页2)74161逻辑功能描述逻辑功能描述CO=CTTQ0Q1Q2Q374161逻辑功能表逻辑功能表保持保持,CO=0010Q3 Q2Q1Q0CPCTPCTT LDCR输输 出出预置数据输预置数据输入入时钟时钟使能使能预置预置0 0 0 0X X X X011保持保持,CO保持保持X X X X0111计计 数数X X X X1111清零清零 CR 异步异步清零清零(与与CPCP无关)无关)LD
14、同步同步并行置数并行置数(在在CP上升沿时)上升沿时)CTPCTT=0 保持保持状态不变状态不变Q3Q2Q1Q00000Q3Q2Q1Q0 D3D2D1D0(CP)CTPCTT=1 计数计数Q3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0 1D3D2D1D0d3 d2 d1 d0d3 d2 d1 d0CPD3D2D1D0Q3Q2Q1Q0COCTPCTT74161第23页,本讲稿共70页时序图时序图 LD d0 d1 d2 d3 CP CTP CTT Q0 Q1 Q2 Q3 CO 计数计数 保持保持 异步清零异步清零 同步同步预预置置 CR第24页,本讲稿共70页01111CR清零
15、清零0111LD预置预置 0 1 01 1CTT CTP使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十进制计数十进制计数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416074160的功能表的功能表 8421 8421BCD码同步加法计数器码同步加法计数器7416074160CPD3D2D1D0Q3Q2Q1Q0COCTPCTT74160第25页,本讲稿共70页2、四位二进制同步计数器、四位二进制同步计数器CT
16、74163 CT74163 CT74161功能表功能表 输输 入入 输输 出出CPCRLDCTT CT PA B C DQA QB QC QD00 0 0 0 10A B C DA B C D110保持保持11 0保持保持111 1计数计数CT74163功能表功能表第26页,本讲稿共70页2 2、四位二进制同步计数器、四位二进制同步计数器CT74163 CT74163 采用采用同步清零同步清零方式方式。当当C CR=0R=0时,只有当时,只有当CPCP 的的上升沿上升沿来到时来到时,输出输出Q QD DQ QC CQ QB BQ QA A 才被才被全部清零。全部清零。(1 1)外引线排列和)外
17、引线排列和CT74161CT74161相同相同(2 2)置数,计数,保持等功能与)置数,计数,保持等功能与CT74161CT74161相同相同(3 3)清零功能与)清零功能与CT74161CT74161不同不同第27页,本讲稿共70页解:解:1片片74LS161只能构成模只能构成模16计数器,模计数器,模256=1616,所以可用,所以可用两片两片74LS161实现。两片均接成模实现。两片均接成模16计数器并将两片级联计数器并将两片级联起来,让两个芯片协同工作即可起来,让两个芯片协同工作即可构成模构成模256计数器计数器片与片之间的连接方式:片与片之间的连接方式:并行进位:低位片的进位信号(并
18、行进位:低位片的进位信号(CO)作为高位片的使能)作为高位片的使能 信号信号(同步级联)(同步级联)串行进位:低位片的进位信号(串行进位:低位片的进位信号(CO)作为高位片的时钟)作为高位片的时钟 脉冲(异步级联)脉冲(异步级联)设计思想:设计思想:3、集成计数器的计数扩展例:用例:用7416174161组成模组成模256256计数器。计数器。第28页,本讲稿共70页1N=1616=256N=1616=256 计数状态计数状态:0000 0000 :0000 0000 1111 11111111 1111串行进位串行进位异步级联异步级联CPCP1 1 1 1 1 1 1 1 +0 0 0 1+
19、0 0 0 1并行进位并行进位同步级联同步级联 电路图电路图 第29页,本讲稿共70页 集成计数器可以加适当反馈电路后构成任意模值集成计数器可以加适当反馈电路后构成任意模值M M计数器。计数器。通常中规模集成计数器都有清通常中规模集成计数器都有清0 0、置数等多个控制端,因此实、置数等多个控制端,因此实现任意现任意M M计数的基本方法有两种:计数的基本方法有两种:(一)利用清除端一)利用清除端CRCR的的复位法复位法。(。(反馈清零法反馈清零法)(二)利用置入控制端二)利用置入控制端LDLD的的置位法置位法。(。(同步预置法同步预置法)应用:用应用:用7416174161、7416074160
20、组成任意模值计数器组成任意模值计数器第30页,本讲稿共70页态序表态序表 N Q3 Q2 Q1 Q0 CR0 0 0 0 0 11 0 0 0 1 12 0 0 1 0 13 0 0 1 1 14 0 1 0 0 15 0 1 0 1 16 0 1 1 0 17 0 1 1 1 18 1 0 0 0 19 1 0 0 1 110 1 0 1 0 0采用采用CT74161(一)一)反馈清零法反馈清零法例例1 1:分析图示电路的功能分析图示电路的功能功能:功能:M=10M=10同步计数器同步计数器CR=Q3Q1&CPD3D2D1D0Q3Q2Q1Q0COCTPCTT741611第31页,本讲稿共70
21、页 为什么为什么1010状态不算在主循环状态不算在主循环内,用波形图说明内,用波形图说明同步计数器最低位同步计数器最低位Q0在在CP翻转。翻转。先画最低位先画最低位Q0Q2在在Q1翻翻Q3在在Q2翻翻 当第十个脉冲上升沿到达后当第十个脉冲上升沿到达后Q3Q2Q1Q01010,/CR0。只要。只要/CR=0,计数器强计数器强制置制置0。1010只能使只能使Q3Q1出现一个很窄的小毛刺。出现一个很窄的小毛刺。缺点缺点:Q1输出波形上有毛刺。造成输出波形上有毛刺。造成/CR脉冲宽度太窄,清脉冲宽度太窄,清0不可靠。不可靠。Q1在在Q0翻翻&CPD3D2D1D0Q3Q2Q1Q0COCTPCTT7416
22、11第32页,本讲稿共70页 当当Q1由由10,Q3没来的及翻,没来的及翻,/CR早已变为早已变为1,造成,造成Q3Q2Q1Q01000。发生错误计数。发生错误计数假设假设:Q1比比Q3速度快,低位先翻。速度快,低位先翻。第33页,本讲稿共70页&0&D3D2D1D0Q3Q2Q1Q0COCTPCTT74161当第十个当第十个CP到来:到来:1011G1G2G3010当第十个当第十个CP到来:到来:01 在在第第十十个个CP的的或或沿沿的的作作用用下下,Q端端输输出出的的清清0信信号号宽宽度度和和计计数数脉脉冲冲CP=1的的持持续续时时间间相相同同。足足以以保保证证各级触发器能正常工作。各级触发
23、器能正常工作。基本触发器基本触发器Q=0,/CR=0,使使Q3Q2Q1Q0=0000。基本触发器基本触发器Q=1,/CR=1。000100加基本加基本RS触发器,使触发器,使/CR 脉冲宽度变宽脉冲宽度变宽 克服清克服清0 0不可靠的方法:不可靠的方法:CP1第34页,本讲稿共70页利用异步清零法实现模利用异步清零法实现模10计数的计数的波形图:波形图:123456789 10第35页,本讲稿共70页态序表态序表 N Q3 Q2 Q1 Q00 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0
24、0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0采用采用CT74161CT74161例例2 2:分析图示电路的功能分析图示电路的功能(一)一)反馈清零法反馈清零法D3D2D1D0Q3Q2Q1Q0COCTPCTT74161CP1&第36页,本讲稿共70页 确定有效状态确定有效状态 画出计数器的逻辑电路画出计数器的逻辑电路找出反馈清零状态找出反馈清零状态产生反馈清零信号产生反馈清零信号2 2、采用清零法设计任意模值计数器设计步骤、采用清零法设计任意模值计数器设计步骤第37页,本讲稿共70页反馈清反馈清0 0法的基本思想是:法的基本思想是:计数器从全计数器从全0
25、0状态状态S S0 0开始计数,计满开始计数,计满M M个个状态产生清状态产生清0 0信号,使计数器恢复到初态信号,使计数器恢复到初态S S0 0,然后再重复前面过程。然后再重复前面过程。第38页,本讲稿共70页例例1 1、用、用74161组成十进制组成十进制(N=10)计数器计数器解:解:Q3Q2Q1Q00 0 0 00 0 0 10 0 1 01 0 0 11 0 1 01 1 1 11 0 1 1 选择初态为选择初态为0,09为有效状态,为有效状态,1015为无效状为无效状态。态。当当 输输 入入 十十 个个 CP脉脉 冲冲,Q3Q2Q1Q0=1010时时,强强制制计计数数器器置置0。强
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 逻辑设计 计数器 精品 文稿
限制150内