四路抢答器--(完整版)(共25页).doc
《四路抢答器--(完整版)(共25页).doc》由会员分享,可在线阅读,更多相关《四路抢答器--(完整版)(共25页).doc(25页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上华北科技学院课程设计说明书班级: 电子B071 姓名: 郭亚立 设计题目: 四路智能抢答器 设计时间: 2010.1.9 至 2010.1.22 学 号: 8 指导教师: 杜志伟 评 语: 评阅成绩: 评阅老师: 四路抢答器设计报告目录一、 设计任务和要求:1.1 设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间,由“9”倒计到“0”时,无人抢答,蜂鸣器鸣响。选手抢答时,数码显示选手组号,同时蜂鸣器鸣响,倒计时停止。1.2 设计要求 1) 4名选手编号为:1,2,3,4。各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3,4
2、。2) 给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。3) 抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,同时扬声器给出音响提示,封锁输入编码电路,禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时(15秒)抢答的功能。4) 当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,若无人抢答,倒计时结束时,扬声器响。参赛选手在设定时间(15秒)内抢答有效,抢答成功,扬声器响,同时定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保
3、持到主持人将系统清零为止。5) 如果抢答定时已到,却没有选手抢答时,本次抢答无效。系统扬声器报警,并封锁输入编码电路,禁止选手超时后抢答,时间显示器显示0。6) 用石英晶体振荡器产生频率为1Hz的脉冲信号,作为定时计数器的CP信号。二、 设计方案的选择与论证2.1 方案的选择、论证方案一:用一片四D触发器74LS175和四输入2或非门CD4002实现。四D触发器输出经四输入或非门到四路抢答按键开关,加到触发器的四个输入端,同时经四输入或非门和反相器作为四D触发器的时钟信号,四D触发器清零端经上拉电阻接电源,同时经过清零控制开关到地。电路简单成本低,稍加扩展就能达到实用化。方案二:用一片八线三线
4、优先编码器74LS148、四RS触发器74LS279和七段译码器74LS48实现数显四路(八路)抢答器,电路稍显复杂,但功能较完善。方案一电路简单能够满足要求,但是由于需要4个4D触发器,接线繁琐,增加了电路设计与仿真的难度,方案二用集成器件,电路减小了体积,提高了稳定性,并且可以应用EDA软件仿真、调试,易于进行功能扩展。故采用方案二设计。2.2 设计总方案本设计电路主要由控制电路、脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和报警产生电路组成。如图1所示为总体方框图。其工作原理为:接通电源后,主持人将开关拨到清零状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人
5、将开关置;开始状态,宣布开始抢答器工作。定时器倒计时。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。图1.四人智力竞赛抢答器框图三、电路设计计算与分析3.1 抢答器控制电路设计设计电路见图2所示。电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。抢答器控制电路是抢答器设计的关键,它要完成以下三项功能:1) 当参赛选手按动抢答键时,扬声器发声,抢答电路和定时电路停止工作,同时译码显示电路显示编号(显示电路采用七段数字数码管显示)。 2) 当设定
6、的抢答时间到,无人抢答时,扬声器发声,同时抢答电路和定时电路停止工作。3)当主持人清零后,可再次进行抢答。工作过程:开关J5置于“清除”端时,RS触发器的 R、S端均为0,4个触发器输出置0,使74LS148的优先编码工作标志端(图中5号端)=0,使之处于工作状态。当开关J5断开,J6置于“开始”时,抢答器处于等待工作状态,当有选手将抢答按键按下时(如按下J2),74LS148的输出经RS锁存后,CTR = 1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态,4Q3Q2Q = 010,经译码显示为“2”。此外,CTR=1,使74LS148 优先编码工作标志端(图中2号端)=1,
7、处于禁止状态,封锁其他按键的输入。当按键松开即按下时,74LS148的 此时由于仍为CTR=1,使优先编码工作标志端为1,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次抢答需由主持人将J5开关重新置“清除”然后才可能进行。 仿真结果3.1.1 优先编码器 74LS14874LS148为8线3线优先编码器,表3.1.1为其真值表,下图为其管脚图。74LS148管脚图 表3.1.1 74LS148 8线3线二进制编码器真值表 74LS148工作原理如下: 该编码器有8个信号输入端,3个二进制码输出端。此外,电路还设置了输入使能端EI,输出使能端EO和
8、优先编码工作状态标志GS。当EI=0时,编码器工作;而当EI=1时,则不论8个输入端为何种状态,3个输出端均为高电平,且优先标志端和输出使能端均为高电平,编码器处于非工作状态。这种情况被称为输入低电平有效,输出也为低电来有效的情况。当EI为0,且至少有一个输入端有编码请求信号(逻辑0)时,优先编码工作状态标志GS为0。表明编码器处于工作状态,否则为1。由功能表可知,在8个输入端均无低电平输入信号和只有输入0端(优先级别最低位)有低电平输入时,A2A1A0均为111,出现了输入条件不同而输出代码相同的情况,这可由GS的状态加以区别,当GS1时,表示8个输入端均无低电平输入,此时A2A1A0=11
9、1为非编码输出;GS0时,A2A1A0=111表示响应输入0端为低电平时的输出代码(编码输出)。EO只有在EI为0,且所有输入端都为1时,输出为0,它可与另一片同样器件的EI连接,以便组成更多输入端的优先编码器。 从功能表不难看出,输入优先级别的次为7,6,0。输入有效信号为低电平,当某一输入端有低电平输入,且比它优先级别高的输入端无低电平输入时,输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时,输出代码为010,这就是优先编码器的工作原理。 3.1.2 锁存器74LS279 原理:在74ls279中,由于4回路中2回路置位端子为两个,所以使用其一时,整理
10、两个置位输入作为1个使用,或将另一个输入固定为“H”使用。另外,作为稍微变化74LS279 的使用方法,也可将3组作为RS锁存器使用,剩余的RS锁存器作为2输入NAND门电路使用,复位输入例如管脚固定为”L”时其输入为“H”,所以可构成将和作为输入,输出为的2输入NAND,此变换如图4.2.所示。 图 74LS279管脚引线图3.1.3 74LS121单稳态触发器:3.2 定时时间电路的设计 原理及设计:该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。具体电路如图3所示。一块74LS192实现减法计数,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 四路 抢答 完整版 25
限制150内