注册电气工程师资格考试数字电子技术学习资料触发器与时序逻辑电路.ppt
《注册电气工程师资格考试数字电子技术学习资料触发器与时序逻辑电路.ppt》由会员分享,可在线阅读,更多相关《注册电气工程师资格考试数字电子技术学习资料触发器与时序逻辑电路.ppt(92页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、3.0 概述,3.1 触发器,3.2 寄存器,3.4 时序逻辑电路的分析与设计,3.3 计数器,3.5 常用时序模块及其应用,触发器与时序逻辑电路,相关知识回顾,组合电路:,不含记忆元件,无反馈,输出与原来状态无关。,复习,二、触发器特点:,三、触发器分类:,能够存储一位二进制信息的基本单元。,1.有两个能够保持的稳定状态,分别用来表示逻辑0和逻辑1。,2.在适当输入信号作用下,可从一种状态翻转到另一种状态; 在输入信号取消后,能将获得的新状态保存下来。,按触发方式分:电位触发方式、主从触发方式及边沿触发方式。,按逻辑功能分:R-S触发器、D触发器、J-K触发器和T触发器。,一、触发器,概 述
2、,基础知识,3.1 触发器,3.1.1 RS 触发器,3.1.2 JK 触发器,New!,3.1.3 D 触发器,3.1.4 触发器的相互转换,3.1.1 RS 触发器,基础知识, 基本RS 触发器, 钟控RS 触发器, 主从RS 触发器,基本RS 触发器,1,0,0,1,一、电路图与逻辑符号,(2)由两个“与非”门构成的R-S触发器电路图,两个稳定状态:,RD,SD:输入,RD、SD为1输出不变,(1)逻辑符号,1,0,0,1,1,1,二、真值表,RD、SD同时变为1时,输出不稳定。,RD:置零或复位端(低电平置零,逻辑符号上用小圆圈表示。),:触发器非端或0端,SD:置1或置位端(低电平置
3、),Q: 触发器原端或1端,状态转换真值表及特征方程,约束条件,不能同时为零。,卡诺图,特征方程,Qn :原状态或现态Qn+1:新状态或次态,状态转换真值表:输入信号与原态、次态之间的关系。,钟控RS 触发器:,CP=0:状态不变,增加一个控制输入端,在其控制下,触发器的状态随数据输入变化。,S=0,R=0:Qn+1=Qn,S=1,R=0:Qn+1=1,S=0,R=1:Qn+1=0,S=1,R=1:非法输入,控制数据输入端R、S通过“非”门作用于 基本RS触发器。,CP=1:,基本RS 触发器输入端均为1,基础知识,真值表,特征方程,约束条件:RS不能同时为1,基础知识,CP=1时,输出将随数
4、据输入而改变。,CP与R、S 在“输入”之意义上有何本质的区别?,钟控RS触发器逻辑功能波形图,应用基础,?思考 ?,!讨论 !,有什么办法 使时钟的作用 更有效些?,采用主从结构,或者说 使电路的工作 更规范些?,或者边沿触发形式,基础知识,主从RS 触发器:,从触发器,主触发器,3.1.2 JK 触发器,基础知识, 主从JK 触发器的结构, 状态图与特征方程, 计数应用, 边沿JK 触发器,主从JK 触发器的结构,逻辑符号,、:输入,、:直接复位、置位端 (因不受限制,也称为异步置、置端),:时钟控制输入,基础知识,、 :输出端,主触发器,从触发器,主从JK 触发器的结构,由两个钟控触发器
5、构成,与对应,与对应。,CP=0:从触发器接受主触发器状态并翻转稳定,CP=1: 主触发器接受激励信号并翻转稳定,基础知识,状态转换图与特征方程,状态 0,状态 1,状态转换图,特征方程,基础知识,JK触发器对激励信号的要求,习题:说明什么是主从JK触发器的“一次性变化”。,应用基础,JK触发器的计数应用,令=T,称为触发器。,基本应用,状态转换图,特征方程,工程应用,特别地,当T=1时,讨论:这是什么功能?,边沿JK 触发器,自 学,返 回,基础知识,D 触发器,主从触发器:CP=1, 若J、K变化,触发器的状态可能发生错误。,边沿D触发器,D:输入,、:异步置、置,:时钟控制,上升沿触发,
6、边沿触发器:上升沿或下降沿触发,激励信号在触发时间的前后 几个延迟时间内保持不变,便可以稳定地根据激励 输入翻转。,基础知识,,上升沿:,,1,0,1,Qn+1=D,状态转换图,状态方程,基础知识,触发器的应用,移位寄存器:,基本应用,计数:,D与状态非连接,Q在CP上升沿翻转。,CP2与D1相连,Q2在Q1下降沿翻转。,:,-FF特征方程:,-FF特征方程:,比较得:,:,3.1.4 触发器的相互转换,应用基础,钟控RS-FF,JK-FF,D-FF,Qn+1=D,T -FF,基本RS-FF,触发器小结,请集中精力!,3.2 寄存器,3.2.0 概述,New!,3.2.2 移位寄存器,3.2.
7、1 锁存器,3.2.0 寄存器概述,基础知识,寄存器的功能:存放二进制数码。,寄存器分类:,思考:这与“存储器”有何不同?,代码寄存器,锁存器,移位寄存器,基本应用,3.2.1 锁存器,功能:在控制信号作用下,将信息“锁”在触发器里。,D0 D7,Q0 Q7,G,工程应用,锁存器的应用,3.2.2 移位寄存器,基础知识,功能:在时钟信号作用下,数码在各个触发器中按,一定规律移动。,移位寄存器,基本应用,分析电路,基本应用,在图示电路中,设现态Q1Q2Q3Q4=1000,分析,答案:0001,经过三个脉冲作用后,Q1Q2Q3Q4的状态。,分析电路,基本应用,在图示电路中,设现态Q1Q2Q3=00
8、0,分析经5,答案:001,个脉冲作用后,Q1Q2Q3的状态。,分析电路,在图示电路中, 若初始状态Q4 Q3 Q2Q1=0000,,答案1:00001111,则输出序列Z=?,工程应用,若初始状态Q4 Q3 Q2Q1=0101,则输出序列 Z=?,答案2:10100101,基础知识,移位寄存器,讨论:如何形成带有并行输入的 双向移位寄存器?,例:用边沿D触发器和与非门设计一个3位右移移位寄存器,用一控制端X控制:当X=0时,能串行输入新数据DI;当X=1时,具有自循环的功能。,工程应用,移位寄存器,工程应用,移位寄存器,3.3 计数器,3.3.0 概述,New!,3.3.2 十进制计数器,3
9、.3.1 二进制计数器,3.3.0 计数器概述,基础知识,计数,“数数”(sh sh),二进制(模2n,M= 2n ),非二进制,十进制,任意进制,加法(递增)计数,减法(递减)计数,同步计数器,异步计数器,加1、加1、,各个触发器使用同一时钟信号,可逆计数,3.3.1 二进制计数器,基础知识,加法计数器,减法计数器,同步计数器,异步计数器,可逆计数器, 异步加法计数器, 异步减法计数器, 同步加法计数器, 同步加减计数器, 可逆计数器,基础知识,异步加法计数器,?问题 ?,异步计数器,异步计数器的特点是什么?,优点,缺点,结构简单,速度慢,基础知识,同步递增计数器,FF3 Q0=Q1=Q2=
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 注册 电气工程师 资格考试 数字 电子技术 学习 资料 触发器 时序 逻辑电路
限制150内