PXI总线仪用模块的设计与实现.docx
《PXI总线仪用模块的设计与实现.docx》由会员分享,可在线阅读,更多相关《PXI总线仪用模块的设计与实现.docx(10页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、PXI总线仪用模块的设计与实现ronggang导语:介绍了PXI总线仪用模块的构造和特点,描绘了低本钱FPGA器件开发模块的各种功能介绍了PXI总线仪用模块的构造和特点,描绘了低本钱FPGA器件开发模块的各种功能。重点描绘了PXI仪用模块必须具有的PCI/PXI总线接口、精细时基和触发控制器的实现,最后讨论了PXI仪用模块针对EMC应采取的措施。实际应用说明所设计的PXI仪用模块完全符合PXI硬件标准,到达了设计要求。PXI标准定义了一种功能强大的仪器平台,用于测量和自动化领域。PXI是基于CPCI平台、并附加仪器标准如EMI/RFI、机械接口、冷却、触发、设备同步、软件接口等所构成的仪用平台
2、。测试系统的同步和控制是诸多功能测试应用的先决条件,它们依靠于事件检测、鼓励/响应或者相位相关,而PXI提供了知足这种要求所需的电气扩展信号,包括用于仪器同步的系统参考钟PXI_CLK10、PXITRIG总线、时间非常精细的PXI_STAR触发总线以及用于相邻单板通讯的部分总线。PXI仪用系统较GPIB、VXI等仪器系统具有较好的性价比,因此越来越多地被从事自动测试测量的工程技术人员选用或者开发PXI仪器。怎样设计符合PXI标准十分是仪用要求的PXI模块就成了关键。本文在PXI标准及PXI硬件标准的根底上,借助多通道高速数据收集模块的设计及其应用,提醒PXI仪用模块的设计需要的关键技术。1PX
3、I总线数据收集模块的构造PXI总线四通道高速数据收集模块是高速、高精度的自动测试模块。整个收集模块从电路上可分为模拟信号调理及A/D转换、系统控制器、PCI总线接口等几个局部。系统控制器包括模拟信号的控制与设置、时基源控制、触起源设置、触发形式设置、采样控制、数据缓冲、数据存储、数据传输等。PXI高速数据收集模块构造如图1所示。信号调理Conditioning及A/D转换局部决定了模拟信号收集的性能,时基控制电路为模块和其他PXI模块提供采样和同步基准钟,触发控制器用于接收或者发送触发信号,数据缓冲和SDRAM控制器用于数据在板缓存,部分总线控制器用于主机与各控制器进展通讯。各控制器均采用Ve
4、rilogHDL实现。其中,ADC选用AD9235-65,FPGA1、FPGA2分别选用ALTERA公司的EP1C6Q248和EP1C6Q144,在板数据缓存选用Microchip公司的MT48LC8M16A2。收集模块有四个模拟通道,每个模拟通道都有独立的信号调理电路、ADC和在板数据缓存。在系统控制器FPGA1的控制下,当知足预设的触发条件时,将A/D转换后的数据送入SDRAM,然后计算机将数据读入进展分析和保存。2PCI/PXI接口的实现PCI/PXI接口需要设计PCI控制器、Back-end接口,并且需要知足CPCI标准的电气要求。这些电气要求包括电源解耦、信号分支stub终结、信号分
5、支长度约束、热插拔、3.3V/5V信号环境等。多通道高速数据收集模块采用VerilogHDL在EP1C6Q144中实现32位SlavePCI控制器、Back-end接口,通过它来实现仪器模块与计算机之间的通讯,如图2所示。通常为知足电信等应用,当CPCI单板出现故障时,要求在整个系统不停机的情况下允许带电拔出故障板并插入备份板进展维护。一般情况下PXI仪器不需要热插拔,3U尺寸的PXI卡外形又很小,布局布线不便。本设计没有采用热插拔。PXI模块的PCI信号应能兼容PCI3.3V/5V信号环境。假如PXI底板的码键是镉黄色那么是3.3V信号环境,亮蓝色那么是5V信号环境,没有码键那么为3.3V/
6、5V通用信号环境。本设计采用IDT的电平转换芯片QS3861,以兼容PCI3.3V和PCI5V信号环境。同时,芯片导通时的典型阻抗为10,知足信号stub终结电阻的要求。3PXI仪器同步机制的实现被测对象DUT可能有数个缓变信号、混合信号,或者诸多个互相关联的信号。数个缓变信号的测试只需简单测试设备就可以完成,实时时钟也可以保证时间精度。混合信号和诸多互相关联信号的测试,既有测试也有鼓励,需要一台或者多台仪器,所构成的测试系统就是综合测试系统,系统中的每个模块必须具有准确的同步和控制以到达同时操纵。从这个角度考虑,通常要求仪器底板提供一个精细的系统参考钟、一套触发总线、通过前面板提供接收或者发
7、送到其他仪器的时钟和触发信号接口。PXI底板包括系统参考钟、PXI触发总线、星形触发总线等资源。开发人员可以利用这些资源设计精细而灵敏的时基和触发控制器,以实现多台仪器的同步和控制。1PXI底板提供了一个公共的参考时钟,每个外设槽都有一个PXI_CLK10TTL钟,从钟源到每个槽的布线等长,两槽之间的信号偏移小于1ns。2PXI标准定义了八个触发信号用于模块间的同步和通讯,时钟、触发和握手信号分享这个触发总线,覆盖一个总线段。PXITRIG总线允许传输不同频率的采样时钟,多个模块可以直接分享这个采样时钟,其时钟脉冲的倾斜精度小于10ns。PXI标准建议采用PXI_TRIG7信号线,用于发送或者
8、接收采样时钟。在上电时,这些信号应处于高阻态。3PXI提供了一个超高性能的星形触发总线,同参考时钟一样,星形触发信号是由位于第一外设槽的星形触发控制器将信号点对点沿着等长的信号线传送给其他外设槽,其信号抖动小于1ns,覆盖两个总线段。对于PXI仪用模块的设计,应考虑其在综合测试系统中的应用,前面板至少需要一个时钟输入、一个双向触发线,结合仪器本地自洽的时钟和触发总线,方能建立一套完备的同步机制。3.1PXI仪用模块精细时基的设计通常一个PXI仪用模块应有三个时基源:PXI_CLK10参考时钟、外部前面板10MHz参考时钟或者65MHz时基、PXI_TRIG7或者PXI_STAR提供的采样钟。模
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PXI 总线 模块 设计 实现
限制150内