电路板的EMC设计指南.doc

-! PCB的EMC设计指南 _____________________________________________________________________________________ 艾默生网络能源有限公司  修订信息表 版本 修订人 修订时间 修订内容 V1.0 李瑞林 2001-05-27 新拟制 V1.1 李瑞林 2002-05-16 规范化模板,调整部分内容 V1.2 李瑞林 2005-09-13 调整部分内容 V2.0 骆昊 2006-07-16 调整部分内容 目 录 前言 5 目的 7 范围 7 引用/参考标准或资料 7 名词解释 7 指南简介 7 指南内容 7 第一部分 层的设置 8 1.1 弱信号单板的合理层数 8 1.2 电源层、地层、信号层的相对位置 8 1.3 强信号单板的合理层数 13 第二部分 布线 14 2.1 布线基本规则 14 2.2 串扰 22 2.3 优选布线层 24 2.4 阻抗控制 25 2.5 跨分割区及开槽的处理 26 第三部分 地回路设计 32 3.1 地的分割与汇接 32 3.2 接地的含义 32 3.3 接地的目的 32 3.4 基本的接地方式 32 3.5 地线回路导致的电磁干扰 33 3.6 接地和信号回路（涡流除外） 34 3.7 浮地 34 3.8 关于接地方式的一般选取原则 34 3.9 单板接地方式 34 第四部分 典型电路的PCB设计 36 4.1 概述 36 4.2 功率主电路的PCB EMC布局原则 36 4.3 PFC电路的布局 41 4.4 单端正激电路 42 4.5 单端反激电路 47 4.6 非隔离电路（正激） 48 4.7 双正激电路 48 4.8 全桥电路 51 4.9 半桥逆变电路 53 第五部分 电源EMI滤波器的PCB设计 56 5.1 概述 56 5.2 EMI滤波器的基本结构 56 5.3 布局考虑 56 5.4 布线考虑 58 第六部分 传输线 60 6.1 概述： 60 6.2 传输线模型 60 6.3 传输线的种类 60 6.3.2 带状线（Stripline） 60 6.3.3 嵌入式微带线 61 6.4 传输线的反射 62 6.5 微带线与带状线的比较 64 前言 近几年，EMC问题在我们的产品开发过程中越来越突出，为了保证产品高可靠性、较短的开发周期、有竞争力的价格，我们必需在产品开发前期就把EMC问题解决好。而通过解决单板上的EMC问题更是解决整个产品EMC问题的最好途径。 电磁兼容性(EMC-Electromagnetic Compatibility)，根据国家军用标准GJB72-85《电磁干扰和电磁兼容性名词术语》第5.10条，定义为：“设备(分系统、系统)在共同的电磁环境中能一起执行各自功能的共存状态。即：该设备不会由于受到处于同一电磁环境中其他设备的电磁发射导致或遭受不允许的降级；它也不会使同一电磁环境中其他设备(分系统、系统)，因受其电磁发射而导致或遭受不允许的降级。” 在一个电子系统中，印制板作为硬件系统的核心部件之一，印制板设计的好坏将直接影响到整个系统的稳定性，因此，在设计之初就充分考虑到电磁兼容的问题，考虑到信号的完整性等，无疑将提高系统的稳定性，缩短开发周期，提前将稳定的系统推向市场。 在任何设计中，经验永远占有一席之地,在处理EMC问题上，经验与技术诀窍仍然如此，从电路设计开始就参考抑制EMI的技术人员汇总的经验与技术诀窍，将之成功地运用于系统设计中，将产生事半功倍的效果。然而，随着系统越来越复杂化，系统频率越来越高，已有的一些经验不一定适合现在和将来的要求，但从设计初期就开始考虑EMC问题、考虑信号完整性，进行可生产、可测试、可维护性设计，始终是设计时应该考虑的问题。 对于新出现的问题，目前一般采用模拟分析的方法，但是由于该方法对设计人员经验等要求相对较高，而且一些问题诸如过孔与焊接模型的建立等还存在一些问题，比较完整的系统数学模型建立也是一个长期和复杂的工程，导致仿真程序的结果也并不尽如人意。而且系统将来运行环境的模型化也有一定的困难，仿真程序也难以包含所有的情况。对我司产品而言，目前绝大部分设计还很难做到这一步。因此，经验的积累与传授仍将是一项长期的任务。 纵观国内外业界精英的做法，无一不是在产品的预研、开发阶段投入大量精力，在设计阶段开展EMC工作，避免可能出现的电磁兼容问题。我司在EMC等产品专项工程方面也开展了一系列的研究并取得一定的成绩，EMC研究室、CAD室、以及相关产品线均做出一些探索性的工作。 作为EMI的源头，器件选型、原理设计、PCB设计已逐渐引起重视，硬件开发人员对PCB的EMC设计提出了要求。为了对PCB的EMC设计成果加以总结、推广，同时对一些未知的领域进行积极的探索，在EMC室和CAD室的积极参与下，由金明宇、骆昊、李瑞林、原晓霞、候俊锋在参考了我司以前对EMC方面进行的总结，共同编制了《PCB的EMC设计指南》。文中的有些观点、建议仅仅是现有工作经验的总结，由于EMC领域的诸多未知因素，加上编者的水平有限，错误、疏漏之处在所难免，还望大家不断批评、指正。 对于本文的任何不明白之处，以及任何有益建议请与EMC室、CAD室联系，共同探讨PCB的EMC设计过程中的任何实际问题。 同时感谢那些为此指南作过经验积累的同事及前同事胡寿林、谢敏仙、操方星、钱柏年、李静、汤昌茂、胡庆虎、于小卫。 本规范由艾默生网络能源有限公司研发部发布实施，适用于ENPC的PCB设计。 本规范由 各产品开发部、电子工艺部 等部门参照执行。 本规范拟制部门： 电子工艺部 本规范拟制人：骆昊 本规范会签人：金明宇、李瑞林、原晓霞、候俊锋 本规范批准人：季明明 本规范发布人：研发业务管理办 目的 本指导书旨在指导公司PCB的EMC设计，将电路EMC设计要求在PCB中得以实现。 本书旨在对我司PCB的EMC设计现有成果加以总结、推广，结合我司PCB设计过程中的经验教训以及产品的EMC测试数据，谨供各位硬件工程师进行PCB的EMC设计时参考。本指导书会不断升级，请使用最新版本。 范围 本指导书适用我司所有正式产品的PCB EMC设计。 引用/参考标准或资料 略 名词解释 EMC：Electromagnetic Compatibility，电磁兼容 EMI：Electromagnetic Interference，电磁干扰 弱信号：在本文中电压小于等于Rms 15V以下，同时电流小于等于100mA以下的信号。 强信号：在本文中电压大于Rms 48V以上，同时电流大于2A以上的信号。 指南简介 为了正确进行单板的EMC设计，特制定本指南。 指南内容 第一部分 层的设置 1 层的设置 在PCB的EMC设计考虑中，首先涉及的便是层的设置；单板的层数由电源、地的层数和信号层数组成；电源层、地层、信号层的相对位置以及电源、地平面的分割对单板的EMC指标至关重要。 1.1 弱信号单板的合理层数 根据单板的电源、地的种类、信号密度、板级工作频率、有特殊布线要求的信号数量，以及综合单板的性能指标要求与成本承受能力，确定单板的层数；对于EMC指标要求苛刻（如：产品需认证CISPR22 CLASS B）而相对成本能承受的情况下，适当增加地平面乃是PCB的EMC设计的杀手锏之一。 1.1.1 Vcc、GND的层数 单板电源的层数由其种类数量决定；对于单一电源供电的PCB，一个电源平面足够了；对于多种电源，若互不交错，可考虑采取电源层分割（保证相邻层的关键信号布线不跨分割区）；对于电源互相交错（尤其是象8260等IC，多种电源供电，且互相交错）的单板，则必须考虑采用2个或以上的电源平面，每个电源平面的设置需满足以下条件： 单一电源或多种互不交错的电源； 相邻层的关键信号不跨分割区； 地的层数除满足电源平面的要求外，还要考虑： 元件面下面（第2层或倒数第2层）有相对完整的地平面； 高频、高速、时钟等关键信号有一相邻地平面； 关键电源有一对应地平面相邻（如5V与GND相邻）。 1.1.2 信号层数 在CAD室现行工具软件中，在网表调入完毕后，EDA软件能提供一布局、布线密度参数报告，由此参数可对信号所需的层数有个大致的判断； 经验丰富的CAD工程师，能根据以上参数再结合板级工作频率、有特殊布线要求的信号数量以及单板的性能指标要求与成本承受能力，最后确定单板的信号层数。 信号的层数主要取决于功能实现，从EMC的角度，需要考虑关键信号网络（强辐射网络以及易受干扰的小、弱信号）的屏蔽或隔离措施。 1.2 电源层、地层、信号层的相对位置 1.2.1 Vcc、GND 平面的阻抗以及电源、地之间的EMC环境问题 电源、地平面存在自身的特性阻抗，电源平面的阻抗比地平面阻抗高； 为降低电源平面的阻抗，尽量将PCB的主电源平面与其对应的地平面相邻排布并且尽量靠近，利用两者的耦合电容，降低电源平面的阻抗； 电源地平面构成的平面电容与PCB上的退耦电容一起构成频响曲线比较复杂的电源地电容，它的有效退耦频带比较宽，（但存在谐振问题）。 1.2.2 Vcc、GND 作为参考平面，两者的作用与区别 电源、地平面均能用作参考平面，且有一定的屏蔽作用；但相对而言，电源平面具有较高的特性阻抗，与参考电平存在较大的电位势差；从屏蔽的角度，地平面一般均作了接地处理，并作为基准电平参考点，其屏蔽效果远远优于电源平面； 在选择参考平面时，应优选地平面。 1.2.3 电源层、地层、信号层的相对位置 对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个EMC工程师都不能回避的话题； 单板层的排布一般原则： 元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面； 所有信号层尽可能与地平面相邻； 尽量避免两信号层直接相邻； 主电源尽可能与其对应地相邻； 兼顾层压结构对称。 注：具体PCB的层的设置时，要对以上原则进行灵活掌握，在领会以上原则的基础上，根据实际单板的需求，如：是否需要一关键布线层、电源、地平面的分割情况等，确定层的排布： 四层板，优选方案1，可用方案3 方案 电源层数 地层数 信号层数 1 2 3 4 1 1 1 2 S G P S 2 1 1 2 G S S P 3 1 1 2 S P G S 表- 1 四层板解决方案表 方案1： 图1 四层PCB的主选层设置方案 此方案为CAD室现行四层PCB的主选层设置方案，在元件面下有一地平面，关键信号优选布TOP层；至于层厚设置，有以下建议： 满足阻抗控制 芯板（GND到POWER）不宜过厚，以降低电源、地平面的分布阻抗；保证电源平面的去耦效果；推荐芯板厚0.2mm，4层板采用1.0的板厚。 为了达到一定的屏蔽效果，有人试图把电源、地平面放在TOP、BOTTOM层，即采用方案2。 方案2： 图2 四层板解决方案2 此方案为了达到想要的屏蔽效果，至少存在以下缺陷： 电源、地相距过远，电源平面阻抗较大 电源、地平面由于元件焊盘等影响，极不完整 由于参考面不完整，信号阻抗不连续 实际上，由于我司大量采用表贴器件，对于器件越来越密的情况下，本方案的电源、地几乎无法作为完整的参考平面，预期的屏蔽效果很难实现； 方案3： 图3 四层板解决方案3 此方案同方案1类似，适用于主要器件在BOTTOM布局或关键信号底层布线的情况； 六层板，优选方案3，可用方案1，备用方案2、4 方案 电源 地 信号 1 2 3 4 5 6 1 1 1 4 S1 G S2 S3 P S4 2 1 1 4 S1 S2 G P S3 S4 3 1 2 3 S1 G1 S2 P G2 S3 4 1 2 3 S1 G1 S2 G2 P S3 表- 2 六层板解决方案表 对于六层板，优先考虑方案3，优选布线层S2，其次S3、S1。主电源及其对应的地布在4、5层，层厚设置时，增大S2-P之间的间距，缩小P-G2之间的间距（相应缩小G1-S2层之间的间距），以减小电源平面的阻抗，减少电源对S2的影响； 在成本要求较高的时候，可采用方案1，优选布线层S1、S2，其次S3、S4，与方案1相比，方案2保证了电源、地平面相邻，减少电源阻抗，但S1、S2、S3、S4全部裸露在外，只有S2才有较好的参考平面； 对于局部、少量信号要求较高的场合，方案4比方案3更适合，它能提供极佳的布线层S2。 八层板：优选方案2、3、可用方案1 方案 电源 地 信号 1 2 3 4 5 6 7 8 1 1 2 5 S1 G1 S2 S3 P S4 G2 S5 2 1 3 4 S1 G1 S2 G2 P S3 G3 S4 3 2 2 4 S1 G1 S2 P1 G2 S3 P2 S4 4 2 2 4 S1 G1 S2 P1 P2 S3 G3 S4 5 2 2 4 S1 G1 P1 S2 S3 G2 P2 S4 表- 3 八层板解决方案表 对于单电源的情况下，方案2比方案1减少了相邻布线层，增加了主电源与对应地相邻，保证了所有信号层与地平面相邻，代价是：牺牲一布线层； 对于双电源的情况，推荐采用方案3，方案3兼顾了无相邻布线层、层压结构对称、主电源与地相邻等优点，但S4应减少关键布线； 方案4：无相邻布线层、层压结构对称，但电源平面阻抗较高；应适当加大3-4、5-6，缩小2-3、6-7之间层间距； 方案5：与方案4相比，保证了电源、地平面相邻；但S2、S3相邻，S4以P2作参考平面；对于底层关键布线较少以及S2、S3之间的线间窜扰能控制的情况下此方案可以考虑； 十层板：推荐方案2、3、可用方案1、4 方案 电源 地 信号 1 2 3 4 5 6 7 8 9 10 1 1 3 6 S1 G1 S2 S3 G2 P S4 S5 G3 S6 2 1 4 5 S1 G1 S2 G2 S3 G3 P S4 G4 S5 3 2 3 5 S1 G1 S2 P1 S3 G2 P2 S4 G3 S5 4 2 4 4 S1 G1 S2 G3 P1 P2 G3 S3 G4 S4 表- 4 十层板解决方案表 方案3：扩大3-4与7-8各自间距，缩小5-6间距，主电源及其对应地应置于6、7层；优选布线层S2、S3、S4，其次S1、S5；本方案适合信号布线要求相差不大的场合，兼顾了性能、成本；推荐大家使用；但需注意避免S2、S3之间平行、长距离布线； 方案4：EMC效果极佳，但与方案3比，牺牲一布线层；在成本要求不高、EMC指标要求较高、且必须双电源层的关键单板，建议采用此种方案；优选布线层S2、S3, 对于单电源层的情况，首先考虑方案2，其次考虑方案1。方案1具有明显的成本优势，但相邻布线过多，平行长线难以控制； 十二层板：推荐方案2、3，可用方案1、4、备用方案5 方案 电源 地 信号 1 2 3 4 5 6 7 8 9 10 11 12 1 1 4 7 S1 G1 S2 G2 S3 P S4 G3 S5 S6 G4 S7 2 1 5 6 S1 G1 S2 G2 S3 G3 P S4 G4 S5 G5 S6 3 2 4 6 S1 G1 S2 G2 S3 P1 G3 S4 P2 S5 G4 S6 4 2 5 5 S1 G1 S2 G2 S3 G3 P1 P2 G4 S4 G5 S5 5 2 3 7 S1 G1 S2 S3 P1 G2 S4 S5 P2 S6 G3 S7 表- 5 12层板解决方案表 以上方案中，方案2、4具有极好的EMC性能，方案1、3具有较佳的性价比； 以上层排布作为一般原则；具体设计过程中可根据需要的电源层数、布线层数、特殊布线要求信号的数量、比例以及电源、地的分割情况，结合以上排布原则灵活掌握。 1.3 强信号单板的合理层数 根据单板的功率密度、器件密度、功率流向是否顺畅，开关管的dV/dt，等有特殊布线要求的信号，同时综合单板的成本，确定单板的层数，推荐4层板。 第二部分 布线 2 布线 2.1 布线基本规则 在这里就一些设计中应该遵循的基本规则，结合以前在设计中出现的问题，作一些简单的说明： 2.1.1 信号回流最小规则 图4 信号回流最小规则 即环面积最小规则，环面积越小，对外的辐射越少。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将双面留下的部分用地信号填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面回路问题，建议采用多层板为宜。 2.1.2 窜扰分析与控制规则 图5 窜扰分析示图 主要针对比较长的平行走线而言，同时满足了5-5原则的信号，一般来说，采用差分信号方式设计，能产生比较理想的效果；在背板设计中，一般采用中间隔地方式；对普通的印制板设计来说，应该尽量将线间距离尽量隔开一些，满足3W原则以减低窜扰。 2.1.3 走线屏蔽规则 图6 走线屏蔽规则 对应信号回流最小规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用同轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。 注意：当采用屏蔽规则时，最好应用在一些微弱的信号上，同时保证屏蔽层的良好接地。对于一般的信号来说，如果屏蔽层的阻抗非常小也是可以采用的。 2.1.4 走线的方向控制规则 图7 走线的方向控制规则 即相邻层的走线方向成正交结构，这是设计的基本要求，但在实际设计中很难做到，在设计中应该尽量去做。不要将不同的信号线在相邻层走成同一方向，以减少不必要的窜扰；对背板上出现该情况，特别是信号速率又高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。 对于一些复杂器件（如：BGA封装的器件）来说不可避免要违反正交原则，这时要注意各类信号的扇出方向，同种类型的网络在一起。 2.1.5 走线的开环检查规则 图8 走线的开环检查规则 主要是为了避免产生"天线效应"，我们知道，在天线的末端面积越小，其发射效果越显著。对一些高频信号，一定要避免这样的设计产生，否则可能带来不可预知的结果。PCB板防天线布线如下图所示。 2.1.6 阻抗匹配检查规则 主要是为了防止产生反射，在设计中应该尽量避免这样的设计发生，有时设计无法避免类似的结构时，我们应该尽量减少中间不一致部分的有效长度，对诸如BGA之类的器件，这类问题将可能难以避免。 2.1.7 走线终结网络规则 图9 走线终结网络规则 就是通常所说的终端匹配原则，对母板上的长线及一些时钟线，要仔细分析其可能带来的影响，选择对应的匹配方案。在这个问题上，一定要结合实际的布局来综合考虑，否则可能产生匹配电阻满板加的情况。终端匹配电阻在走线末端。 2.1.8 走线闭环检查规则 图10 走线闭环检查规则 即布线自环规则，主要是一些设计由于层数太多而没有注意到这类问题的发生，在设计中，务必使重要信号不要产生类似的结构，尽量减少信号由于形成环状而产生的辐射大增情况。 2.1.9 走线的分枝长度控制规则 图11 走线的分枝长度控制规则 尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。 2.1.10 走线的谐振规则 图12 走线的谐振规则 主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。 2.1.11 走线长度控制规则 图13 走线长度控制规则 即短线规则，也就是说在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，我们务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，一定要考虑好采用何种布局方式。必要时必须牺牲布局来满足特定的要求。 2.1.12 倒角规则 图14 倒角规则 主要是防止尖角处阻抗太大，产生辐射，同时工艺性能也不好。公司一般将此作为一项必须遵守的规则。 2.1.13 器件去耦规则 图15 器件去耦规则 也就是增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去耦电容的位置一般要求不太高，但对双层板，去耦电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，我们还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源环路，避免产生电位差。 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。 2.1.14 器件布局分区/分层规则 图16 器件布局分区/分层规则 主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接，或者通过别的方式相连接。 对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。 2.1.15 孤立铜区控制规则 图17 立铜区控制规则 孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。在实际的设计中，有时我们会看见厂家将一些板的空置部分增加了一些小小的铜薄，这主要是为了方便印制板加工，同时对防止引制板翘曲也有一定的作用。 2.1.16 PCB板层定义规则 图18 PCB板层定义规则 该规则主要目的是尽量隔离布线层，有效地降低信号间的干扰。 2.1.17 电源与地线层的阻抗匹配规则 图19 电源与地线层的阻抗匹配规则 实际上该规则与信号回流最小规则的本质是一样的，都是为了有效减少信号环面积，减少干扰。 2.1.18 重叠电源与地线层规则 图20 重叠电源与地线层规则 主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，重叠问题一定要设法避免，难以避免时可考虑中间隔地层。 2.1.19 3W规则 图21 3W规则 对一些带强烈高频成分的时钟信号，如果别的线与之靠得过近时，这些已达RF频率的能量将传到其它的信号上，为了有效的改善这类问题，经过实验证实，如果在相邻的信号之间增加一条接地的隔离线，那么信号之间的影响将大大减少，也就是说，如果保持两信号线中间的距离大于3倍干扰源信号宽度的距离，将有效改善相邻信号线之间的EMI干扰，这就是通常所说的3W规则。 3W规则可保持70%的电场不互相干扰，如要达到98%的电场不互相干扰，可使用10W的间距。 2.1.20 20H规则 电源平面和地平面间的RF耦合可能进入自由空间，如下图中的左图所示。很高速的PCB中，为了避免电源平面层向自由空间辐射能量，因此所有的电源平面必须小于地平面，向内缩进20H412。为了更好地实行20H规则，就要使电源和地平面间的厚度最小，接近电源平面的走线层可布线区，就等于电源平面铜皮实体投影区。（从另外一个图中可看出，接近地平面的走线层可布线区，就是地平面铜皮实体投影区） 图22 电源平面的RF辐射 遵从20H规则会使PCB的电源层与地层间的电容的自谐振频率提高约2-3倍。20H规则会使边缘效应减小70%，如果要想达到98%的效果，必须遵从100H规则。 如果在PCB上存在分区，后面章节会考虑到，也要在高频率带宽区（CPU、以太网、SCSI等）实行20H规则，当数字和模拟区之间提供隔离或滤波时，在分界线上也要适用20H规则。如下图所示。 图23 数字、模拟区边界线使用20H规则 2.1.21 五一五规则 印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层，这是比较常见的。 2.1.22 低速电路－通常为双面板或单面板 有两种电源和地布线方法： ①网格状布线： 电源和地布线成网格状，每个网格面积不大于1.5平方英寸。 电源和地走线水平垂直相交成90度，分别分布在不同的走线平面上。 每个IC都有滤波电容。 ②树状布线适用于10KHz的模拟信号。如下图所示。 图24 树状布线图 较长的电源走线长度基本相近，且使总长最小。 电源和地走线平行走，信号走线也沿着地并行走，走线间距要小于单线走线宽度。 每个枝上的元件都是相关的，其中一个枝上和信号线不能走到其它枝。否则就形成了较大的地环流区。 2.1.23 转角走线 当一条走线拐急弯时，单位长度的电容会增加，电感会减小，如下图所示。相当加了一个电容负载。 图25 直角转弯走线 2.2 串扰 如下图所示电路，由于在相邻PCB布线之间存在寄生电容CSV，高频信号会通过CSV引起互相干扰，在一路有脉冲信号通过时，另一路上在脉冲的上升沿和下降沿位置有干扰脉冲出现，这就是PCB布线间的串扰。串扰一方面影响信号质量，同时串扰脉冲也是EMI的主要发射源。下图说明与PCB布线间串扰有关的因素。 图26 PCB板上的串扰 即影响传输线间串扰的因数有：耦合长度L、源端、负载端的输入、输出阻抗，介电常数，传输线的宽度W、厚度T，与参考平面的高度H（换个角度： 分布电容 CSV、寄生电容 Cti、耦合电感L） 表- 6 不同条件下的串扰 2.3 优选布线层 2.3.1 布线层的优先级别 根据我们现有的资料、经验，我们对优选布线层给出如下一般原则： A，优先考虑内层； B，优先考虑无相邻布线层的层，或虽有相邻布线层，但相邻布线层对应区域下无 走线； C，内层布线优先级别，L > L > L ；(即优选地作参考平面) D，确保关键走线未跨分割区的布线层； 需要强调的是：PCB的设计需要综合考虑功能实现、成本、EMC、工艺、美观等多种因素，在优选布线层上，没有一成不变的原则。以上建议作为一般指导原则，CAD工程师的价值也就在于在多种因素中，折衷考虑，找到最佳解决途径。 例如：在布局部分第一章关于十层板有如下层排布方案： 方案 电源 地 信号 1 2 3 4 5 6 7 8 9 10 1 1 3 6 S1 G1 S2 S3 G2 P S4 S5 G3 S6 2 1 4 5 S1 G1 S2 G2 S3 G3 P S4 G4 S5 3 2 3 5 S1 G1 S2 P1 S3 G2 P2 S4 G3 S5 4 2 4 4 S1 G1 S2 G3 P1 P2 G3 S3 G4 S4 在方案1里，由于S2、S3均在内层，且夹在两地平面之间，在布关键信号时，我们首先考虑S2、S3，并保证层间无平行长线（关键网络）；S4、S5与S2、S3基本相同，但夹在电源、地平面之间，根据我们现有掌握的情况，电源、地平面之间的EMC环境差于两地平面之间的EMC环境，因而S4、S5的优先级别低于S2、S3，由于S5以阻抗较低的G3作参考平面，其优先级别略高于S4；S1、S6同为表层布线，一般而言，表层（TOP）由于器件PIN密度高于底层（BOTTOM），两者之间，我们优先考虑S6；即，方案一的布线优先级别为：S2=S3>S5>S4>S6>S1; 同样分析，方案2的布线优先级别：S2=S3>S4>S5>S1; 方案3的布线优先级别：S2=S3=S4>S5>S1; 方案4的布线优先级别：S2=S3=S4>S1; 2.4 阻抗控制 2.4.1 输入阻抗 在集总电路中，输入阻抗是经常使用的一个术语，它的物理意义是：从单口网络看进去的电压和电流的比值。如图： 图27 输入阻抗 输入阻抗: Zin = U/i。 2.4.2 特征阻抗 对于PCB 来说每一段走线都有特定的阻抗值，走线电感是引起PCB 上射频辐射的重要因素之一。甚至于从芯片硅芯到安装焊盘之间的引线电感也会引起可观的射频电势，尤其是电路板上的细长走线会有较大的引线电感。通常如果有射频电压加在一段阻抗上就会有相应的射频电流流过，就会引发电磁干扰。 随着信号传输速率越来越高，PCB走线已经表现出传输线的性质，在集总参数电路中视为短路线的连线上在同一时刻的不同位置的电流电压已经不同，所以不能用集总参数来表示，必须采用分布参数来处理。传输线的模型可以表示如下图： 传输线模型 现在我们对以上传输模型进行物理方程的解答。 传输线的性质可以用电报方程来表达,电报方程如下： dU/dz = ( R + jwL) I dI/dz = ( G +jwC) U 电报方程的通解为： 通解中的为传播常数 为特征阻抗 从通解中可以看到传输线上的任意一点的电压和电流都是入射波和反射波的叠加，因此传输线上任意一点的输入阻抗值都是时间、位置、终端匹配的函数，所以再使用输入阻抗来研究传输线已经失去意义了，所以引入了特征阻抗、行波系数、反射系数的概念。注意反射系数和行波系数并不仅限于在传输线的两端，对于传输线上的任意点，它们都有意义。 特征阻抗是指传输线理论中较为重要的概念， 是沿线上分布电容和电感的的等效，它的物理意义是，入射波的电压与电流的比值，或反射波的电压与电流的比值。由电报方程可以得到特征阻抗的解，见式（4），由于R、G的值相对比较小，特征阻抗可简化为： 反射系数是传输线上某一处的反射波电压（或电流）与入射波（或电流）之比。 反射系数： 行波系数是：传输线上某一处的最小电压（或电流〕与最大电压（或电流〕之比。 他们都与特征阻抗密切 相关。 阻抗的不连续是造成反射的根源，反射会造成过冲、振铃等现象，过冲集中了较大的能量，而且振铃与过冲包含有大量谐波成分，对EMC产生不良影响，实践证明削减过冲与振铃，可以有效的减小传导与辐射干扰。阻抗失配，如换层、多负载分叉、跨分割区等都会造成信号质量问题，解决了这些，大部分的EMC问题也就相应解决了。当然信号频率与上升、下降速率也是影响反射与EMC的重要因素。因此对于高速信号，一般要求阻抗保持连续。 2.4.3 屏蔽地线对阻抗的影响 在实际的设计中，经常在关键的信号线两边各加一条地线（guardline)。目的在于为关键信号提供一个低电感的地回路，从而减少相邻线之间的串扰与传导、辐射的影响。但增加了地线的同时，也改变了信号的电磁场分布，降低了信号线的阻抗。 2.5 跨分割区及开槽的处理 2.5.1 对电源/地平面分割造成的开槽 当PCB板上存在多种不同的电源或地的时候，一般不可能为每一种电源网络和地网络分配一个完整的平面，常用的做法是在一个或多个平面上进行电源分割或地分割。同一平面上的不同分割之间就形成了开槽。 2.5.2 通孔过于密集形成开槽 通孔包括焊盘和过孔。通孔穿过地层或电源层而与之没有电气连接时，需要在通孔周围留一些空间（即隔离环）以便进行电气隔离；但当通孔之间的距离靠得太近时，隔离环就会重叠起来，形成开槽。这也被称为热焊盘问题。下图是一个通孔密集形成开槽的例子。 图28 通孔密集形成开槽 图28给出了一个通孔密集形成开槽的示意图。目前我司单板广泛地使用2mm连接器（或其它高密度连接器），当连接器穿过电源或地层时，为了完成有效的电气隔离或安全隔离，连接器的针与电源或地平面必须有隔离环进行隔离；当隔离环的半径大于1mm（插针间的间距的一半）时，就会形成开槽。 2.5.3 开槽对PCB板EMC性能的影响 开槽对PCB板的EMC性能会造成一定的影响。这种影响可能是消极的，也可能是积极的。 2.5.3.1高速信号与低速信号的面电流分布 在低速的情况下，电流沿电阻最低的路径流动。下图所示的是低速电流从A流向B时，其回流信号从地平面返回源端的情形。 此时，面电流分布较宽。 图29 低速信号的回流电流路径分布 在高速的情况下，信号回流路径上的电感的作用将超过电阻的作用。高速回流信号将沿阻抗最低的路径流动。下图给出了一个典型的高速信号的回流路径。 图30 高速回流信号回流电流路径分布 此时，面电流的分布很窄，回流信号成束状集中在信号线的下方。 2.5.3.2“ 分地”的概念 当PCB板上存在不相容电路时，需要进行“分地”的处理，即根据不同的电源电压、数字和模拟信号、高速和低速信号、大电流和小电流信号来分别设置地线。 从前面给出的高速信号与低速信号回流的分布可以很容易地理解分地的作用：分地，可以防止不相容电路的回流信号的叠加，防止共地线阻抗耦合。 需要注意两点： 其一，分地的概念与下面将要讨论的“信号跨越电源平面或地平面上的开槽的问题”是不同的，分地只是根据不同种类的信号分别设置地线（或平面）； 其二，分地并不是将各种地完全隔离，没有任何电气连接，分地后的各种地还会在适当的位置连接起来，保证整个地层的电连续性。 2.5.3.3 信号跨越电源平面或地平面上的开槽的问题 不论高速信号还是低速信号，都不应该跨分割走线。跨分割走线会带来很多严重的问题，包括： 增大电流环路面积，加大了环路电感，使输出的波形容易振荡； 增加向空间的辐射干扰，同时易受空间磁场的影响； 加大与板上其它电路产生磁场耦合的可能性； 环路电感上的高频压降构成共模辐射源，并通过外接电缆产生共模辐射。 下图给出了一个地槽引起高频信号产生串扰的示意图。 图31 地平面开槽引起信号间的串扰 对于需要严格的阻抗控制、按带状线模型走线的高速信号线而言，还会因为上平面或下平面或上下平面的开槽破坏带状线模型，造成阻抗的不连续，引起严重的信号完整性问题。 2