2022年计算机组成原理课后答案 .pdf
《2022年计算机组成原理课后答案 .pdf》由会员分享,可在线阅读,更多相关《2022年计算机组成原理课后答案 .pdf(31页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第1章 计算机系 统概论1. 什么是计算机系 统、计算机硬件和 计算机软件?硬件和 软件哪个更重要?解:P3 计算机系 统:由计算机硬件系 统和软件系统组成的综合体。计算机硬件:指 计算机中的 电子线路和物理装置。计算机软件:计算机运行所需的程序及相 关资料。硬件和 软件在计算机系统中相互依存,缺一不可,因此同样重要。5. 冯?诺依曼计算机的特点是什 么?解:冯?诺依曼计算机的特点是: P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件 组成;指令和数据以同同等地位存放于存储器内,并可以按地址 访问;指令和数据均用二 进制表示;指令由操作 码、地址码两大部分 组成,操作 码用来表
2、示操作的性 质,地址码用来表示操作数在存 储器中的位置;指令在存 储器中顺序存放,通常自 动顺序取出 执行;机器以运算器 为中心(原始 冯?诺依曼机)。7. 解释下列概念:主机、 CPU、主存、存 储单元、存 储元件、存 储基元、存 储元、存储字、存 储字长、存储容量、机器字 长、指令字 长。解:P9-10 主机:是 计算机硬件的主体部分,由 CPU和主存 储器MM合成为主机。CPU:中央 处理器,是 计算机硬件的核心部件,由运算器和控制器组成;(早期的运算器和控制器不在同一芯片上,现在的CPU内除含有运算器和控制器外还集成了 CACHE )。主存:计算机中存放正在运行的程序和数据的存储器,为
3、计算机的主要工作存 储器,可随机存取;由存 储体、各 种逻辑 部件及控制 电路组成。存储单元:可存放一个机器字并具有特定存储地址的存 储单位。存储元件:存储一位二 进制信息的物理元件, 是存储器中最小的存 储单位,又叫存储基元或存 储元,不能 单独存取。存储字:一个存 储单元所存二 进制代码的逻辑单 位。存储字长:一个存 储单元所存二 进制代码的位数。存储容量:存 储器中可存二 进制代码的总量;(通常主、 辅存容量分 开描述)。机器字 长:指CPU一次能 处理的二 进制数据的位数,通常与 CPU的寄存器位数有关。指令字 长:一条指令的二 进制代码位数。8. 解释下列英文 缩写的中文含 义:CP
4、U、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS 、CPI、FLOPS 解:全面的回答 应分英文全称、中文名、功能三部分。CPU:Central Processing Unit ,中央处理机(器),是 计算机硬件的核心部件,主要由运算器和控制器 组成。PC:Program Counter ,程序计数器,其功能是存放当前欲执行指令的地址,并可自动计数形成下一条指令地址。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页,共 31 页IR:Instruction Register ,指令寄存器,其功能是存放当前正在执
5、行的指令。CU:Control Unit ,控制 单元(部件), 为控制器的核心部件,其功能是产生微操作命令序列。ALU:Arithmetic Logic Unit ,算术逻辑 运算单元,为运算器的核心部件,其功能是进行算术、逻辑运算。ACC:Accumulator ,累加器,是运算器中既能存放运算前的操作数,又能存放运算结果的寄存器。MQ:Multiplier-Quotient Register,乘商寄存器,乘法运算 时存放乘数、除法 时存放商的寄存器。X:此字母没有 专指的缩写含义,可以用作任一部件名, 在此表示操作数寄存器,即运算器中工作寄存器之一,用来存放操作数;MAR:Memory
6、Address Register,存储器地址寄存器,在主存中用来存放欲访问的存储单元的地址。MDR:Memory Data Register ,存储器数据 缓冲寄存器,在主存中用来存放从某单元读出、或要写入某存 储单元的数据。I/O:Input/Output equipment ,输入/输出设备,为输入设备和输出设备的总称,用于计算机内部和外界信息的 转换与传送。MIPS :Million Instruction Per Second,每秒执行百万条指令数, 为计算机运算速度指 标的一种计量单位。9. 画出主机框 图,分别以存数指令“ STA M ”和加法指令“ ADD M ”(M均为主存地址
7、)为例,在图中按序 标出完成 该指令(包括取指令 阶段)的信息流程(如)。假 设主存容量 为256M*32 位,在指令字 长、存储字长、机器字长相等的条件下,指出 图中各寄存器的位数。解:主机框 图如P13图1.11所示。(1)STA M 指令: PCMAR,MARMM,MMMDR,MDRIR,OP(IR) CU,Ad(IR) MAR,ACCMDR,MARMM,WR (2)ADD M 指令: PCMAR,MARMM,MMMDR,MDRIR,OP(IR) CU,Ad(IR) MAR,RD,MMMDR,MDRX,ADD ,ALUACC,ACCMDR,WR 假设主存容量 256M*32 位,在指令字
8、 长、存储字长、机器字 长相等的条件下,ACC、X、IR、MDR寄存器均 为32位,PC和MAR寄存器均 为28位。10. 指令和数据都存于存 储器中, 计算机如何区分它 们?解:计算机区分指令和数据有以下2种方法:通过不同的 时间段来区分指令和数据,即在取指令阶段(或取指微程序)取出的为指令,在 执行指令 阶段(或相 应微程序)取出的即 为数据。通过地址来源区分,由 PC提供存储单元地址的取出的是指令,由指令地址码部分提供存 储单元地址的取出的是操作数。第2章 计算机的 发展及应用1. 通常计算机的更新 换代以什 么为依据?答:P22 主要以 组成计算机基本 电路的元器件 为依据,如 电子管
9、、晶体管、集成 电路等。2. 举例说明专用计算机和通用 计算机的区 别。答:按照计算机的效率、 速度、价格和运行的 经济性和实用性可以将 计算机划分为通用计算机和 专用计算机。通用计算机适 应性强,但牺牲了效率、 速度和 经济精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页,共 31 页性,而专用计算机是最有效、最 经济和最快的 计算机,但适 应性很差。例如个人电脑和计算器。3. 什么是摩尔定律? 该定律是否永 远生效? 为什么?答:P23,否, P36 第3章 系统总线1. 什么是总线?总线传输 有何特点? 为了减轻总线负载 ,总线上的部件
10、 应具备什么特点?答:P41.总线是多个部件共享的 传输部件。总线传输 的特点是:某一 时刻只能有一路信息在 总线上传输,即分 时使用。为了减轻总线负载 ,总线上的部件 应通过三态驱动缓 冲电路与总线连 通。4. 为什么要设置总线判优控制?常 见的集中式 总线控制有几 种?各有何特点?哪种方式响 应时间 最快?哪 种方式对电路故障最敏感?答:总线判优控制解决多个部件同 时申请总线时 的使用 权分配问题;常见的集中式 总线控制有三 种:链式查询、计数器定时查询 、独立 请求;特点:链式查询方式连线简单 ,易于扩充,对电路故障最敏感; 计数器定 时查询方式优先级设置较灵活,对故障不敏感, 连线及控
11、制 过程较复杂 ;独立请求方式速度最快,但硬件器件用量大,连线多,成本 较高。5. 解释下列概念:总线宽 度、总线带宽 、总线复用、总线的主设备(或主模 块)、总线的从设备(或从模 块)、总线的传输周期和 总线的通信控制。答:P46。总线宽 度:通常指数据 总线的根数;总线带宽 :总线的数据传输率,指 单位时间内总线上传输数据的位数;总线复 用:指同一条信号 线可以分 时传输 不同的信号。总线的主设备 (主模 块) : 指一次 总线传输 期间, 拥有总线控制权的设备 (模块) ;总线的从设备(从模 块):指一次总线传输 期间,配合主 设备完成数据 传输的设备(模块),它只能被 动接受主 设备发
12、 来的命令;总线的传输周期:指 总线完成一次完整而可靠的 传输所需时间;总线的通信控制:指 总线传 送过程中双方的 时间配合方式。6. 试比较同步通信和异 步通信。答:同步通信:指由 统一时钟控制的通信,控制方式 简单,灵活性差,当系 统中各部件工作速度差异较大时,总线工作效率明 显下降。适合于速度差 别不大的 场合。异步通信:指没有 统一时钟控制的通信, 部件间采用应答方式 进行联系,控制方式较同步复杂, 灵活性高,当系统中各部件工作速度差异 较大时, 有利于提高 总线工作效率。8. 为什么说半同步通信同 时保留了同 步通信和异 步通信的特点?答:半同步通信既能像同 步通信那 样由统一时钟控
13、制,又能像异 步通信那 样允许传输时间 不一致,因此工作效率介于两者之间。10. 为什么要设置总线标 准?你知道目前流行的 总线标 准有哪些?什 么叫plug and play ?哪些总线有这一特点?答:总线标 准的设置主要解决不同厂家各 类模块化产品的兼容 问题;目前流行的 总线标 准有: ISA、EISA、PCI 等;精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页,共 31 页plug and play :即插即用, EISA、PCI 等具有此功能。11. 画一个具有双向 传输功能的 总线逻辑图 。答:在 总线的两端分 别配置三 态门,
14、就可以使 总线具有双向 传输功能。a0 a1 an bn b1 b0 a至b b至a 12. 设数据总线上接有 A、B、C、D 四个寄存器, 要求选用合适的 74 系列芯片,完成下列 逻辑设计:(1) 设计一个电路,在同一 时间实现 DA、DB 和DC 寄存器 间的传送;(2) 设计一个电路,实现下列操作:T0 时刻完成 D总线;T1 时刻完成 总线A;T2 时刻完成 A总线;T3 时刻完成 总线B。解:( 1)由T 打开三态门将 D 寄存器中的内容送至 总线bus,由cp 脉冲同 时将总线上的数据打入到 A、B、C 寄存器中。T 和cp 的时间关 系如图(1)所示。A B C cp脉冲总线b
15、us 三态门D T T cp 图(1)(2)三态门1 受T0T1 控制,以确保 T0 时刻D总线,以及 T1 时刻总线接收门1A。三态门2 受T2T3 控制,以确保 T2 时刻A总线,以及T3 时刻总线接收 门2B。T0、T1、T2、T3 波形图如图(2)所示。图(2) 第 4 章3. 存储器的层次结构主要体 现在什么地方? 为什么要分这些层次?计算机如何管理这些层次?答:存 储器的层次结构主要体 现在Cache- 主存和主存 -辅存这两个存 储层次上。Cache- 主存层次在存 储系统中主要 对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快, 接近于 Cache 的速度,而
16、寻址空间和位价却接近于主存。主存-辅存层次在存 储系统中主要起 扩容作用,即从程序 员的角度看,他所使用精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页,共 31 页的存储器其容量和位价接近于 辅存,而速度接近于主存。综合上述两个存 储层次的作用,从整个存 储系统来看,就达到了速度快、 容量大、位价低的 优化效果。主存与 CACHE 之间的信息 调度功能全部由硬件自 动完成。而主存与 辅存层次的调度目前广泛采用虚 拟存储技术实现 , 即将主存与 辅存的一部分通 过软硬结合的技术组成虚拟存储器,程序员可使用 这个比主存 实际空间(物理地址空 间
17、)大得多的虚 拟地址空 间(逻辑地址空 间)编程,当程序运行 时,再由软、硬件自动配合完成虚 拟地址空 间与主存 实际物理空 间的转换。因此,这两个层次上的 调度或转换操作对于程序 员来说都是透明的。4. 说明存取周期和存取 时间的区别。解:存取周期和存取 时间的主要区 别是:存取时间仅为 完成一次操作的 时间,而存取周期不 仅包含操作 时间,还包含操作后 线路的恢复时间 。即:存取周期= 存取时间 + 恢复时间5. 什么是存储器的带宽?若存 储器的数据 总线宽 度为32位,存取周期 为200ns ,则存储器的带宽是多少?解:存 储器的带宽指单位时间内从存 储器进出信息的最大数量。存储器带宽
18、= 1/200ns 32位 = 160M 位/秒 = 20MB/秒 = 5M字/秒注意:字 长32位,不是 16位。(注: 1ns=10-9s )6. 某机字 长为32位,其存储容量是 64KB ,按字编址它的 寻址范围是多少?若主存以字 节编址,试画出主存字地址和字 节地址的分配情况。解:存 储容量是 64KB时,按字 节编址的寻址范围就是64K,如按字 编址,其 寻址范围为:64K / (32/8)= 16K 主存字地址和字 节地址的分配情况:(略)。7. 一个容量 为16K32位的存 储器,其地址 线和数据 线的总和是多少?当 选用下列不同 规格的存 储芯片时,各需要多少片?1K4位,2
19、K8位,4K4位,16K1位,4K8位,8K8位解:地址 线和数据 线的总和 = 14 + 32 = 46 根;选择不同的芯片 时,各需要的片数 为:1K4:(16K32) / (1K4) = 16 8 = 128 片2K8:(16K32) / (2K8) = 8 4 = 32 片4K4:(16K32) / (4K4) = 4 8 = 32 片16K1:(16K32)/ (16K1) = 132 = 32 片4K8:(16K32)/ (4K8) = 4 4 = 16 片8K8:(16K32) / (8K8) = 2 4 = 8 片8. 试比较静态RAM和动态RAM。答:略。(参看 课件)9.
20、什么叫刷新? 为什么要刷新? 说明刷新有几 种方法。解:刷新: 对DRAM定期 进行的全部重写 过程;刷新原因:因电容泄漏而引起的 DRAM所存信息的衰减需要及 时补充,因此安排了定期刷新操作;常用的刷新方法有三 种:集中式、分散式、异 步式。集中式:在最大刷新 间隔时间内,集中安排一段 时间进 行刷新,存在 CPU访存死时间。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页,共 31 页分散式:在 每个读/写周期之后插入一个刷新周期,无CPU访存死时间。异步式:是集中式和分散式的折衷。10. 半导体存储器芯片的 译码驱动 方式有几 种?解:
21、半 导体存储器芯片的 译码驱动 方式有两 种:线选法和重合法。线选法:地址 译码信号只 选中同一个字的所有位, 结构简单,费器材;重合法:地址分行、列两部分 译码,行、列译码线 的交叉点即 为所选单元。这种方法通 过行、列 译码信号的重合来 选址,也称矩 阵译码 。可大大 节省器材用量,是最常用的 译码驱动 方式。11. 一个8K8位的动态RAM芯片,其内部 结构排列成 256256形式,存取周期为0.1 s。试问采用集中刷新、分散刷新和异步刷新三 种方式的刷新 间隔各为多少?解: 采用分散刷新方式刷新 间隔为:2ms, 其中刷新死 时间为: 2560.1 s=25.6 s 采用分散刷新方式刷
22、新 间隔为:256(0.1 s+0.1 s)=51.2 s 采用异 步刷新方式刷新 间隔为:2ms 12. 画出用 10244位的存 储芯片组成一个容量 为64K8位的存 储器逻辑框图。要求将 64K分成4个页面,每个页面分16组,指出共需多少片存 储芯片。解:设采用SRAM 芯片, 则:总片数 = (64K8位) / (10244位)= 642 = 128 片题意分析:本 题设计 的存储器结构上分为总体、页面、组三级,因此画 图时也应分三级画。首先 应确定各 级的容量:页面容量 = 总容量 / 页面数 = 64K 8 / 4 = 16K8位,4片16K8字串联成64K8位组容量 = 页面容量
23、 / 组数 = 16K 8位 / 16 = 1K8位,16片1K8位字串 联成16K8位组内片数 = 组容量 / 片容量 = 1K 8位 / 1K 4位 = 2片,两片 1K4位芯片位并联成1K8位存储器逻辑框图:(略)。13. 设有一个 64K8位的RAM芯片,试问该 芯片共有多少个基本 单元电路(简称存储基元)?欲设计一种具有上述同 样多存储基元的芯片,要求对芯片字 长的选择应满 足地址 线和数据 线的总和为最小, 试确定这种芯片的地址 线和数据 线,并说明有几 种解答。解:存 储基元总数 = 64K 8位 = 512K位 = 219位;思路:如要满足地址 线和数据 线总和最小,应尽量把存
24、 储元安排在字向, 因为地址位数和字数成 2 的幂的关系,可 较好地压缩线 数。解:设地址线根数为a,数据线根数为b,则片容量 为:2ab = 219;b = 219-a ;若a = 19,b = 1,总和 = 19+1 = 20 ;a = 18,b = 2,总和 = 18+2 = 20 ;a = 17,b = 4,总和 = 17+4 = 21 ;a = 16,b = 8,总和 = 16+8 = 24 ;,由上可看出:片字数越少,片字长越长,引脚数越多。片字数减 1、片位数均按2 的幂变化。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页,共
25、 31 页结论: 如果满足地址线和数据 线的总和为最小, 这种芯片的引脚分配方案有两种:地址线 = 19 根,数据 线 = 1 根;或地址 线 = 18 根,数据 线 = 2 根。14. 某8 位微型机地址 码为18 位,若使用 4K4 位的RAM 芯片组成模块板结构的存 储器,试问:(1)该机所允 许的最大主存空 间是多少?(2)若每个模块板为32K8 位,共需几个模 块板?(3)每个模块板内共有几片 RAM 芯片?(4)共有多少片 RAM?(5)CPU 如何选择各模块板?解:(1)该机所允 许的最大主存空 间是:218 8 位 = 256K8 位 = 256KB (2)模块板总数 = 25
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022年计算机组成原理课后答案 2022 计算机 组成 原理 课后 答案
限制150内