第1章引言PPT讲稿.ppt
《第1章引言PPT讲稿.ppt》由会员分享,可在线阅读,更多相关《第1章引言PPT讲稿.ppt(78页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第1章引言第1页,共78页,编辑于2022年,星期一第一章引言1.1、集成电路的发展与应用1.2、集成电路的设计方法1.3、集成电路的设计流程1.4、集成电路的版图设计第2页,共78页,编辑于2022年,星期一1.1、集成电路的发展与应用集成电路:Integrated Circuit Integrated Circuit,缩写,缩写ICIC IC是通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容、电感等无源器件,按照一定的电路互连,“集成”在一块半导体晶片(如硅或砷化镓)上,封装在一个外壳内,执行特定电路或系统功能的一种器件。第3页,共78页,编辑于2022年,星期一各种封装好
2、的集成电路第4页,共78页,编辑于2022年,星期一集成电路芯片显微照片集成电路芯片键合第5页,共78页,编辑于2022年,星期一集成电路的发展摩尔定律两个指标:集成规模、特征尺寸集成电路的分类器件结构类型:双极型、MOS、BiMOS集成规模:SSI、MSI、LSI、VLSI、ULSI、GSI使用的基片材料:单片集成、混合集成电路功能:数字、模拟、数模混合应用领域:标准通用集成电路和专用集成电路第6页,共78页,编辑于2022年,星期一1.1.1描述集成电路工艺技术水平的五个技术指标集成度(集成度(IntegrationLevel)一个IC芯片所包含的元件(晶体管或门/数)来衡量,(包括有源和
3、无源元件),是IC技术进步的标志。为了提高集成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等措施。为节省芯片面积普遍采用了多层布线结构,现已达到7层布线。晶片集成(WaferScaleIntegration-WSI)和三维集成技术也正在研究开发。从电子系统的角度来看,集成度的提高使IC进入系统集成或片上系统(SoC)的时代。第7页,共78页,编辑于2022年,星期一特征尺寸特征尺寸(FeatureSize)/(CriticalDimension)特征尺寸定义为器件中最小线条宽度(对MOS器件而言,通常指器件栅电极所决定的沟道几何长度),也可定义为最小线条宽度与线条间距之和的一半。
4、减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。集成电路的特征尺寸向深亚微米发展,目前的规模化生产是0.18m、0.15m、0.13m工艺,Intel目前将大部分芯片生产制成转换到0.09m。第8页,共78页,编辑于2022年,星期一晶片直径晶片直径(WaferDiameter)为了提高集成度,可适当增大芯片面积。然而,芯片面积的增大导致每个圆片内包含的芯片数减少,从而使生产效率降低,成本高。采用更大直径的晶片可解决这一问题。晶圆的尺寸增加,当前的主流晶圆的尺寸为8吋,正在向12吋晶圆迈进。第9页,共78页,编辑于2022年,星期一芯片面积芯片面积(Chi
5、pArea)随着集成度的提高,每芯片所包含的晶体管数不断增多,平均芯片面积也随之增大。芯片面积的增大也带来一系列新的问题。如大芯片封装技术、成品率以及由于每个大圆片所含芯片数减少而引起的生产效率降低等。但后一问题可通过增大晶片直径来解决。第10页,共78页,编辑于2022年,星期一封装封装(Package)IC的封装最初采用插孔封装THP(through-holepackage)形式。为适应电子设备高密度组装的要求,表面安装封装(SMP)技术迅速发展起来。在电子设备中使用SMP的优点是能节省空间、改进性能和降低成本,因SMP不仅体积小而且可安装在印制电路板的两面,使电路板的费用降低60,并使性
6、能得到改进。第11页,共78页,编辑于2022年,星期一1.1.2 1.1.2 集成电路的发展集成电路的发展v集成电路的出现集成电路的出现1947-19481947-1948年:公布了世界上第一支(点接触)晶体三极管年:公布了世界上第一支(点接触)晶体三极管标志电子管时代向晶体管时代过渡。因此标志电子管时代向晶体管时代过渡。因此19561956年美国贝年美国贝尔实验室三人获诺贝尔奖尔实验室三人获诺贝尔奖19501950年:成功制出结型晶体管年:成功制出结型晶体管19521952年:英国皇家雷达研究所第一次提出年:英国皇家雷达研究所第一次提出“集成电路集成电路”的设想的设想19581958年:美
7、国德克萨斯仪器公司制造出世界上第一块集成电路年:美国德克萨斯仪器公司制造出世界上第一块集成电路(双极型(双极型-1959-1959年公布)年公布)19601960年:制造成功年:制造成功MOSMOS集成电路集成电路第12页,共78页,编辑于2022年,星期一集成电路发展的特点:集成电路发展的特点:特征尺寸越来越小(特征尺寸越来越小(0.10um)硅圆片尺寸越来越大(硅圆片尺寸越来越大(8inch12inch)芯片集成度越来越大(芯片集成度越来越大(2000K)时钟速度越来越高时钟速度越来越高(500MHz)电源电压电源电压/单位功耗越来越低(单位功耗越来越低(1.0V)布线层数布线层数/I/0
8、引脚越来越多(引脚越来越多(9层层/1200)第13页,共78页,编辑于2022年,星期一vIC在各个发展阶段的主要特征数据在各个发展阶段的主要特征数据发展发展阶段阶段主要特征主要特征MSI(1966)LSI(1971)VLSI(1980)ULSI(1990)元件数元件数/芯片芯片102-103103-105105-107107-108特征线宽特征线宽(um)10-55-33-11速度功耗乘积速度功耗乘积(uj)102-1010-11-10-210-2栅氧化层厚度栅氧化层厚度(nm)120-100100-4040-1515-10结深结深(um)2-1.21.2-0.50.5-.020.2-.0
9、1芯片面积芯片面积(mm2)150第14页,共78页,编辑于2022年,星期一IntelsCPUYearofintroductionTransistors400419712,25080081972 2,50080801974 5,0008086197829,0002861982120,000386processor1985275,000486DXprocessor1989 1,180,000Pentiumprocessor19933,100,000PentiumIIprocessor19977,500,000PentiumIIIprocessor199924,000,000Pentium4pr
10、ocessor 200042,000,000vIntel公司公司CPU芯片集成度的发展芯片集成度的发展第15页,共78页,编辑于2022年,星期一第一块集成电路板第一块集成电路板几根零乱的电线将五个电子元件连接在一起,就形成了历史上第一个集成电路。虽然它看起来并不美观,但事实证明,其工作效能要比使用离散的部件要高得多。历史上第一个集成电路出自杰克-基尔比之手。当时,晶体管的发明弥补了电子管的不足,但工程师们很快又遇到了新的麻烦。为了制作和使用电子电路,工程师亲自手工组装和连接各种分立元件,如晶体管、二极管、电容器等。1958年9月12日,基尔比的第一个安置在半导体锗片上的电路取得了成功,被称为
11、“相移振荡器”。第16页,共78页,编辑于2022年,星期一1957年,诺伊斯成立了仙童半导体公司,在生产晶体管中首先使用一种平面工艺。平面工艺是把硅表面的氧化层压成一张扁平的薄片,使器件的各电极在同一个平面上。因此,只要预先设计出晶体管的电极结构图,通过照相制版的方法,把它精缩成掩模板,就可使立体形状的晶体管制作成平面形状的晶体管。因此,结构无论怎样复杂和精密的晶体管,都可以用这种平面的工艺压缩在一片小小的半导体硅片上。平面工艺很快被应用到集成电路的制造上。仙童公司运用照相平板印刷技术,可以在硅的表面上把同样的晶体管重复排列,彼此相连。诺伊斯主持制造出世界上第一块用半导体硅制成的集成电路。1
12、959年2月,基尔比申请了专利。不久,得克萨斯仪器公司宣布,他们已生产出一种比火柴头还小的半导体固体电路。诺伊斯虽然此前已制造出半导体硅片集成电路,但直到1959年7月才申请专利,比基尔比晚了半年。法庭后来裁决,集成电路的发明专利属于基尔比,而有关集成电路的内部连接技术专利权属于诺伊斯。两人都因此成为微电子学的创始人,获得美国的“巴伦坦奖章”。其实,在20世纪50年代,许多工程师都想到了这种集成电路的概念。美国仙童公司联合创始人罗伯特-诺伊斯就是其中之一。在基尔比研制出第一块可使用的集成电路后,诺伊斯提出了一种“半导体设备与铅结构”模型。1960年,仙童公司制造出第一块可以实际使用的单片集成电
13、路。诺伊斯的方案最终成为集成电路大规模生产中的实用技术。基尔比和诺伊斯都被授予“美国国家科学奖章”。他们被公认为集成电路共同发明者。第17页,共78页,编辑于2022年,星期一vIntel公司第一代公司第一代CPU4004电路规模:电路规模:2300个晶体管个晶体管生产工艺:生产工艺:10um最快速度:最快速度:108KHz第18页,共78页,编辑于2022年,星期一vIntel公司公司CPU386TM电路规模:电路规模:275,000个晶体管个晶体管生产工艺:生产工艺:1.5um最快速度:最快速度:33MHz第19页,共78页,编辑于2022年,星期一vIntel公司最新一代公司最新一代CP
14、UPentium4电路规模:电路规模:4千千2百万个晶体管百万个晶体管生产工艺:生产工艺:0.13um最快速度:最快速度:2.4GHz第20页,共78页,编辑于2022年,星期一v集成电路今后的发展趋势集成电路今后的发展趋势在发展微细加工技术的基础上,开发超高速在发展微细加工技术的基础上,开发超高速度、度、超高集成度的超高集成度的IC芯片。芯片。利利用用先先进进工工艺艺技技术术、设设计计技技术术、封封装装技技术术和和测测试试技技术术发发展展各各种种专专用用集集成成电电路路(ASIC),特特别别是是开开发发更更为为复复杂杂的的片片上上系系统统(SOC),不不断断缩缩短短产产品品上上市市时时限限,
15、产产品品更更新新换换代代的的时时间间越来越短。越来越短。第21页,共78页,编辑于2022年,星期一数字集成电路数字集成电路(DigitalIC):是指处理数字信号的集成电路,即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。模拟集成电路模拟集成电路(AnalogIC):是指处理模拟信号(连续变化的信号)的集成电路,通常又可分为线性集成电路和非线性集成电路:线性集成电路:又叫放大集成电路,如运算放大器、电压比较器、跟随器等。非线性集成电路:如振荡器、定时器等电路。数模混合集成电路数模混合集成电路(Digital-AnalogIC):例如 数模(D/A)转换器和模数(A/D)转换器等。1
16、.1.3集成电路的应用按电路的功能分类第22页,共78页,编辑于2022年,星期一标准通用集成电路标准通用集成电路 通用集成电路是指不同厂家都在同时生产的用量极大的标准系列产品。这类产品往往集成度不高,然而社会需求量大,通用性强。专用集成电路专用集成电路 根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC,其特点是集成度较高功能较多,功耗较小,封装形式多样。按应用领域分类第23页,共78页,编辑于2022年,星期一就设计方法而言,设计集成电路的方法可以分为三种方式:就设计方法而言,设计集成电路的方法可以分为三种方式:全定制全定制(Full-Custom Design Approa
17、ch)半定制半定制(Semi-Custom Design Approach)(标准单元、积木块、门阵列、门海)(标准单元、积木块、门阵列、门海)可编程可编程IC(PLD:Programmable Logic Device)(PROM PROM、GAL GAL、PLAPLA、PALPAL、PLD PLD、FPGA )1.2集成电路设计方法第24页,共78页,编辑于2022年,星期一 1.2.11.2.1全定制设计简述全定制设计简述 全全定定制制ASICASIC是是利利用用集集成成电电路路的的最最基基本本设设计计方方法法(不不使使用用现现有有库库单单元元),对对集集成成电电路路中中所所有有的的元元
18、器器件件进进行行精精工工细细作作的的设设计计方方法法。全全定定制制设设计计可可以以实实现现最最小小面面积积,最最佳佳布布线线布布局局、最最优优功功耗耗速速度度积积,得得到到最最好好的的电电特特性性。该该方方法法尤尤其其适适宜宜于于模模拟拟电电路路,数数模模混混合合电电路路以以及及对对速速度度、功功耗耗、管管芯芯面面积积、其其它它器器件件特特性性(如如线线性性度度、对对称称性性、电电流流容容量量、耐耐压等)有特殊要求的场合;或者在没有现成元件库的场合。压等)有特殊要求的场合;或者在没有现成元件库的场合。特点:精工细作,设计要求高、周期长,设计成本昂贵。特点:精工细作,设计要求高、周期长,设计成本
19、昂贵。由由于于单单元元库库和和功功能能模模块块电电路路越越加加成成熟熟,全全定定制制设设计计的的方方法法渐渐渐渐被被半半定定制制方方法法所所取取代代。在在现现在在的的ICIC设设计计中中,整整个个电路均采用全定制设计的现象越来越少。电路均采用全定制设计的现象越来越少。第25页,共78页,编辑于2022年,星期一全定制设计要求:全定制设计要求:全定制设计要考虑工艺条件,根据电路的复杂和难度全定制设计要考虑工艺条件,根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。限参数、成品率等因素。需要经验和技巧,掌握
20、各种设计规则和方法需要经验和技巧,掌握各种设计规则和方法,一一般由专业微电子般由专业微电子IC设计人员完成;设计人员完成;常规设计可以借鉴以往的设计,部分器件需要常规设计可以借鉴以往的设计,部分器件需要根据电特性单独设计;根据电特性单独设计;布局、布线、排版组合等均需要反覆斟酌调整,按布局、布线、排版组合等均需要反覆斟酌调整,按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。则设计版图。版图设计与工艺相关,要充分了解工艺规范,根版图设计与工艺相关,要充分了解工艺规范,根据工艺参数和工艺要求合理设计版图和工艺。据工艺参数和工艺要求合
21、理设计版图和工艺。第26页,共78页,编辑于2022年,星期一1.2.2.1.2.2.半定制设计方法简述半定制设计方法简述 半半定定制制设设计计方方法法又又分分成成基基于于标标准准单单元元的的设设计计方方法法和和基于门阵列的设计方法。基于门阵列的设计方法。基基基基于于于于标标标标准准准准单单单单元元元元的的的的设设设设计计计计方方方方法法法法是是:将将预预先先设设计计好好的的称称为为标标准准单单元元的的逻逻辑辑单单元元,如如与与门门,或或门门,多多路路开开关关,触触发发器器等等,按按照照某某种种特特定定的的规规则则排排列列,与与预预先先设设计计好好的的大大型型单单元元一一起起组组成成ASICA
22、SIC。基基于于标标准准单单元元的的ASICASIC又又称称为为CBIC(Cell CBIC(Cell based IC)based IC)。基基基基于于于于门门门门阵阵阵阵列列列列的的的的设设设设计计计计方方方方法法法法是是在在预预先先制制定定的的具具有有晶晶体体管管阵阵列列的的基基片片或或母母片片上上通通过过掩掩膜膜互互连连的的方方法法完完成成专专用用集集成电路设计。成电路设计。半半定定制制主主要要适适合合于于开开发发周周期期短短,低低开开发发成成本本、投投资资、风险小的小批量数字电路设计。风险小的小批量数字电路设计。第27页,共78页,编辑于2022年,星期一1.2.2.1基于标准单元的
23、设计方法基于标准单元的设计方法 该该方方法法采采用用预预先先设设计计好好的的称称为为标标准准单单元元的的逻逻辑辑单单元元,如如门门电电路路、多多路路开开关关、触触发发器器、时时钟钟发发生生器器等等,将将它它们们按按照照某某种种特特定定的的规规则则排排列列成成阵阵列列,做做成成半半导导体体门门阵阵列列母母片片或或基基片片,然然后后根根据据电电路路功功能能和和要要求求用用掩掩膜膜版版将将所所需需的的逻辑单元连接成所需的专用集成电路。逻辑单元连接成所需的专用集成电路。单元库中所有的标准单元均单元库中所有的标准单元均采用定制方法预先设采用定制方法预先设采用定制方法预先设采用定制方法预先设计,计,计,计
24、,如同搭积木或砌墙一样拼接起来,通常如同搭积木或砌墙一样拼接起来,通常按照等高按照等高按照等高按照等高不等宽的原则排列,留出宽度可调的布线通道。不等宽的原则排列,留出宽度可调的布线通道。不等宽的原则排列,留出宽度可调的布线通道。不等宽的原则排列,留出宽度可调的布线通道。第28页,共78页,编辑于2022年,星期一标准单元(SCSC:Standard Cell)积木块(BBBB:Building Block Layout)1 1)标准单元法)标准单元法 概念:概念:从标准单元库中调用调用事先经过精心设计的逻辑单元,排列成行,行间留有可调整的布线通道,再按功能要求将各内部单元以及输入/输出单元连接
25、起来,形成所需的专用电路。芯片布局:芯片布局:芯片中心是单元区,输入/输出单元和压焊块在芯片四周,基本单元具有等高不等宽的结构,布线通道区没有宽度的限制,利于实现优化布线。第29页,共78页,编辑于2022年,星期一标准单元标准单元第30页,共78页,编辑于2022年,星期一CBICCBIC的主要优、缺点:的主要优、缺点:用用预预先先设设计计、预预先先测测试试、预预定定特特性性的的标标准准单单元元库库,省时、省钱、少风险地完成省时、省钱、少风险地完成ASICASIC设计任务。设计任务。设设计计人人员员只只需需确确定定标标准准单单元元的的布布局局以以及及CBICCBIC中中的的互互连。连。标准单
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 引言 PPT 讲稿
限制150内