电工电子技术课程触发器和时序逻辑电路.pptx
《电工电子技术课程触发器和时序逻辑电路.pptx》由会员分享,可在线阅读,更多相关《电工电子技术课程触发器和时序逻辑电路.pptx(110页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、教学基本要求教学基本要求掌握RS触发器、JK触发器、D触发器的逻辑功能。理解寄存和移位寄存器的工作原理理解二进制计数器、二十进制计数器的工作原理。了解集成定时器的工作原理。了解用集成定时器组成的单稳触发器、多谐振荡器的工作原理一般了解可编程逻辑阵列本章讲授学时6学时,课外学时18学时第1页/共110页主要内容主要内容 双稳态触发器 时序逻辑电路 集成555定时器 可编程逻辑器件 本章小结第2页/共110页双稳态触发器 概述 基本R-S触发器 同步R-S触发器 J-K触发器 D触发器 T触发器和T触发器 触发器逻辑功能的转换第3页/共110页概述(概述(1 1)什么是双稳态触发器?双稳态触发器是
2、具有两个稳定状态双稳态触发器是具有两个稳定状态(1(1状态状态和和0 0状态状态)的电路。的电路。在外加输入信号的作用下,该电路可以由在外加输入信号的作用下,该电路可以由一种稳定状态翻转(转换)为另一种稳定状态一种稳定状态翻转(转换)为另一种稳定状态;当外加输入信号消失后,电路能保持翻转当外加输入信号消失后,电路能保持翻转后的状态不变后的状态不变;称为双稳态触发器,简称触发器。称为双稳态触发器,简称触发器。第4页/共110页概述(概述(2 2)双稳态触发器的类型 基本基本R-SR-S触发器触发器同步同步R-SR-S触发器触发器J-KJ-K触发器触发器D D触发器触发器T T触发器和触发器和T
3、T触发器触发器第5页/共110页基本基本R-SR-S触发器触发器(1)(1)基本基本RSRS触发器由两个与非门组成。两个与非触发器由两个与非门组成。两个与非门各有一个输出端和输入端交叉连接,形成反馈门各有一个输出端和输入端交叉连接,形成反馈.输入端输入端输出端输出端第6页/共110页基本基本R-SR-S触发器触发器(2)(2)*输入端输入端(此时输出端可能(此时输出端可能Q=1,也可能,也可能Q=0)此后即使输入全变为此后即使输入全变为1,输出也不改变,输出也不改变*输入端输入端此后即使输入全变为此后即使输入全变为1,输出也不改变,输出也不改变(此时输出端可能(此时输出端可能Q=1,也可能,也
4、可能Q=0)*输出端输出端*输出端输出端101101 10010101010111第7页/共110页基本基本R-SR-S触发器触发器(3)(3)*输入端输入端结果结果保持不变保持不变此时输出端如果此时输出端如果保持保持1 10 11 01 0此时输出端如果此时输出端如果0 1第8页/共110页基本基本R-SR-S触发器触发器(4)(4)*输入端输入端这时,如果两个输入端同时变为这时,如果两个输入端同时变为1即即 此时与门此时与门A A、B B均有一个输入端均有一个输入端为为0 0,故。它们均关闭,输出,故。它们均关闭,输出两个与门都将由关闭转为开通两个与门都将由关闭转为开通,并使输并使输出由出
5、由1 1向向0 0转换,如果转换,如果A A门的速度快,则门的速度快,则Q=1Q=1,反之,则,反之,则Q=0Q=0。触发器的输出状。触发器的输出状态不确定。态不确定。所以所以的输入状态是的输入状态是不允许的不允许的,使用时,必须注意避免,使用时,必须注意避免不定不定保持保持第9页/共110页基本基本R-SR-S触发器触发器(5)(5)逻辑状态表不定不定保持保持第10页/共110页基本基本R-SR-S触发器触发器(6)(6)(1 1)触发器的状态:)触发器的状态:触发器的输出有两个稳定状态触发器的输出有两个稳定状态触发器处于触发器处于1 1状态。状态。触发器处于触发器处于0 0状态。状态。(2
6、 2)触发器的置位:)触发器的置位:置置0 0置置1 1第11页/共110页基本基本R-SR-S触发器触发器(7)(7)(3 3)触发器的记忆)触发器的记忆(4 4)触发器的翻转条件)触发器的翻转条件 用状态表表示输入和输出间的逻辑关系时,必须考用状态表表示输入和输出间的逻辑关系时,必须考虑触发器原来的输出状态。由这样得出的状态表称为逻虑触发器原来的输出状态。由这样得出的状态表称为逻辑状态转换表。表中用辑状态转换表。表中用Q Qn n表示原来的输出状态,称为原表示原来的输出状态,称为原态,用态,用Q Qn+1n+1表示触发器的下一个输出状态,称为次态。表示触发器的下一个输出状态,称为次态。触发
7、器在外加输入信号的作用下,输触发器在外加输入信号的作用下,输出状态发生变化。此后,若输入信号除去,出状态发生变化。此后,若输入信号除去,触发器能保持翻转后的状态不变。触发器能保持翻转后的状态不变。第12页/共110页基本基本R-SR-S触发器触发器(8)(8)基本基本RSRS触发器的状态表触发器的状态表不定不定100不定不定000111100111110101001010001不定0011110001状态简表状态简表 RS RS触发器也可由触发器也可由或非门组成,除非特或非门组成,除非特别指出,本书都采用别指出,本书都采用与非门构成与非门构成第13页/共110页同步同步R-SR-S触发器触发器
8、(1)(1)基本基本RSRS触发器的缺点:输入端的信号一触发器的缺点:输入端的信号一旦发生变化,输出随之发生变化,而无法在旦发生变化,输出随之发生变化,而无法在时间上加以控制。时间上加以控制。第14页/共110页同步同步R-SR-S触发器触发器(1)(1)把两个起控制作用的把两个起控制作用的与非门与非门C C和和D D按图示方按图示方式与基本式与基本RSRS触发器相触发器相连,构成同步连,构成同步RSRS触发触发器。器。同步同步RS触发器触发器R R、S S数据输入端数据输入端 CPCP时钟脉冲输入端时钟脉冲输入端 第15页/共110页同步同步R-SR-S触发器触发器(2)(2)同步同步RS触
9、发器触发器同同步步RS触触发发器器 所谓所谓同步同步,就是指触发,就是指触发器状态的改变只发生在时钟器状态的改变只发生在时钟脉冲脉冲CPCP出现的时刻,即数字出现的时刻,即数字系统中的各个触发器受同一系统中的各个触发器受同一个时钟脉冲的控制而步调一个时钟脉冲的控制而步调一致的工作。致的工作。第16页/共110页同步同步R-SR-S触发器触发器(3)(3)同步同步RS触发器触发器直接置直接置0 0输入端输入端直接置直接置1 1输入端输入端不受时钟脉冲的同步控制,不受时钟脉冲的同步控制,所以也称为异步输入端。所以也称为异步输入端。在不需要对触发器直接置在不需要对触发器直接置0 0或置或置1 1时,
10、应使它们处于时,应使它们处于高电位。高电位。第17页/共110页同步同步R-SR-S触发器触发器(4)(4)同步同步RS触发器触发器设:触发器的初始状态为:设:触发器的初始状态为:CP=0时时触发器保持原态触发器保持原态0111CP=1时时 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1CP Qn R S Qn+111111111010110 Qn0第18页/共110页同步同步R-SR-S触发器触发器(5)(5)同步同步RS触发器触发器S Sn nR Rn nQ Qn+1n+11 10 01 10 01 10 00 00 0Q Qn n1 11
11、1不定不定逻辑状态表为逻辑状态表为:第19页/共110页同步同步R-SR-S触发器触发器(6)(6)逻辑关系表达式逻辑关系表达式:如果在时钟脉冲的上升沿时,如果在时钟脉冲的上升沿时,R=S=1R=S=1,将会使,将会使C C、D D门同时输出门同时输出0 0,导致上面的基本,导致上面的基本RSRS触发器出现触发器出现R RD D S SD D同时为同时为0 0的情况,这时,触的情况,这时,触发器的输出状态将为不定。所以,发器的输出状态将为不定。所以,使用时,不允许出现使用时,不允许出现R=S=1R=S=1的情的情况。况。第20页/共110页同步同步R-SR-S触发器触发器(7)(7)同步R-S
12、触发器存在的问题空翻现象 触发器的主要用途之一就触发器的主要用途之一就是计数,处于计数状态的触发是计数,处于计数状态的触发器,每来一个计数脉冲,其状器,每来一个计数脉冲,其状态就应该改变一次。态就应该改变一次。工作情况分析工作情况分析 设每个与非门的平均传输延迟时间为设每个与非门的平均传输延迟时间为t tpdpd。且设触发器的现在且设触发器的现在状态为状态为0 0状态(即:状态(即:Q=0Q=0,Q=1Q=1),经技术鉴定,当),经技术鉴定,当CP=1CP=1时,经时,经2t2tpdpd以后,以后,Q Q由由0 0变成变成1 1,再经过,再经过1t1tpdpd以后,以后,Q Q由由1 1变成变
13、成0 0。即。即Q Qn+1n+1=1=1。也就是说,要同步也就是说,要同步RSRS出发器能可靠的翻转,时钟脉冲的宽度必须出发器能可靠的翻转,时钟脉冲的宽度必须大于大于3t3tpdpd。第21页/共110页同步同步R-SR-S触发器触发器(8)(8)但是,当但是,当CPCP脉冲的宽度大脉冲的宽度大于于3t3tpdpd后,再经过后,再经过3t3tpdpd触发器触发器又会翻转回到原来的又会翻转回到原来的0 0状态。状态。显然,当显然,当CPCP脉冲的持续时间较脉冲的持续时间较长,触发器就会不停的多次翻长,触发器就会不停的多次翻转,达不到计数的目的,这就转,达不到计数的目的,这就是所谓的是所谓的“空
14、翻空翻”现象。现象。改进措施改进措施形成主从结构和边沿触发结构的形成主从结构和边沿触发结构的触发器,以提高电路的抗干扰能触发器,以提高电路的抗干扰能力和克服空翻的产生。力和克服空翻的产生。第22页/共110页J-KJ-K触发器触发器(1)(1)JK JK触发器由两个基本触发器由两个基本R-SR-S组成,两个触发器的组成,两个触发器的时钟脉冲通过一个非门联时钟脉冲通过一个非门联系起来。工作时,时钟脉系起来。工作时,时钟脉冲的上升沿先使下面的触冲的上升沿先使下面的触发器(主触发器)翻转,发器(主触发器)翻转,而后其下降沿使上面的触而后其下降沿使上面的触发器(从触发器)翻转,发器(从触发器)翻转,这
15、种工作方式的触发器称这种工作方式的触发器称为主从型结构为主从型结构JKJK触发器。触发器。逻辑符号逻辑符号第23页/共110页J-KJ-K触发器触发器(2)(2)CP=1CP=1时,时,从触发器的输出不变;从触发器的输出不变;主触发器的输出取决于主触发器的输出取决于S S和和R R的取值:的取值:第24页/共110页J-KJ-K触发器触发器(3)(3)当当CPCP从从“1 1”变为变为“0 0”时:时:主触发器的状态不变;主触发器的状态不变;主触发器的输出信号送到从主触发器的输出信号送到从触发器,使从触发器的输出与触发器,使从触发器的输出与主触发器相同。主触发器相同。第25页/共110页J-K
16、J-K触发器触发器(4)(4)设在设在CPCP脉冲到来之前脉冲到来之前*当当J=1,K=1时:时:因为因为CP脉冲到来后,即脉冲到来后,即CP=1时,主触发时,主触发器的器的S=1,R=0故,主触发器翻转为故,主触发器翻转为1状态。状态。当当CP脉冲由脉冲由“1”变为变为“0”时,从时,从触发器也翻转为触发器也翻转为1状态。状态。第26页/共110页J-KJ-K触发器触发器(5)(5)设触发器的初始状态为设触发器的初始状态为“1 1”态态*当当J=1,K=1时:时:因为因为CP脉冲到来后,即脉冲到来后,即CP=1时,主触发时,主触发器的器的S=0,R=1故,主触发器翻转为故,主触发器翻转为0状
17、态。状态。当当CP脉冲由脉冲由“1”变为变为“0”时,从时,从触发器也翻转为触发器也翻转为1状态。状态。J=K=1J=K=1,来一个脉冲,触发器状,来一个脉冲,触发器状态翻转一次,具有计数的功能。态翻转一次,具有计数的功能。第27页/共110页J-KJ-K触发器触发器(6)(6)设触发器的初始状态为设触发器的初始状态为“0 0”态态*当当J=0,K=0时:时:因为因为 在在CPCP脉冲到来时,主触发器脉冲到来时,主触发器的状态不变,故在的状态不变,故在CPCP的下降沿的下降沿到来时,从触发器也保持不变。到来时,从触发器也保持不变。反之亦然。反之亦然。在在J=K=0J=K=0时,时钟脉冲过后,触
18、时,时钟脉冲过后,触发器保持原来状态不变。发器保持原来状态不变。第28页/共110页J-KJ-K触发器触发器(7)(7)设触发器的初始状态为设触发器的初始状态为“0 0”态态*当当J=1,K=0时:时:因为因为n 主触发器输出为主触发器输出为1 1,时钟脉冲,时钟脉冲过后,过后,从触发器从触发器输出为输出为1 1。设触发器的初始状态为设触发器的初始状态为“1 1”态态因为因为主触发器和从触发器保持主触发器和从触发器保持1 1 在在J=1J=1,K=0K=0时,时钟脉冲过后,时,时钟脉冲过后,触发器置触发器置1 1。第29页/共110页J-KJ-K触发器触发器(8)(8)设触发器的初始状态为设触
19、发器的初始状态为“0 0”态态*当当J=0,K=1时:时:因为因为n 主触发器和从触发器主触发器和从触发器输出为输出为0 0。设触发器的初始状态为设触发器的初始状态为“1 1”态态因为因为主触发器输出为主触发器输出为0 0,从触发器也,从触发器也输出输出0 0 在在J=0J=0,K=1K=1时,时钟脉冲过后,时,时钟脉冲过后,触发器置触发器置0 0。第30页/共110页J-KJ-K触发器触发器(9)(9)n 主从触发器是在主从触发器是在CP=1CP=1时,时,将输入信号暂存在主触发器将输入信号暂存在主触发器中;中;n 到到CPCP脉冲的下降沿到来脉冲的下降沿到来时,从触发器动作。时,从触发器动
20、作。n 它具有在时钟脉冲的后它具有在时钟脉冲的后沿翻转的特点。我们称其为沿翻转的特点。我们称其为后沿触发,并在逻辑符号中后沿触发,并在逻辑符号中用小圆圈表示。用小圆圈表示。第31页/共110页J-KJ-K触发器触发器(10)(10)11101010Qn00Qn+1KnJnJKJK触发器的逻辑关系为:触发器的逻辑关系为:第32页/共110页J-KJ-K触发器触发器(11)(11)11101010Qn00Qn+1KnJn已知已知JKJK触发器的触发器的CPCP和和J KJ K的波形如图,的波形如图,划出输出划出输出Q Q的波形。的波形。第33页/共110页D D触发器(触发器(1 1)如果在同步如
21、果在同步RSRS触发触发器中将与非门器中将与非门D D的输入端的输入端和与非门和与非门C C的输出端的输出端c c相相连,则在同步连,则在同步RSRS触发器触发器中也能避免出现中也能避免出现S=R=1S=R=1的的情况。这时,我们把与情况。这时,我们把与非门非门C C的输入端称为的输入端称为D D,并称该触发器为同步并称该触发器为同步D D触触发器。发器。第34页/共110页D D触发器(触发器(2 2)当当CPCP脉冲未出现时,输出脉冲未出现时,输出c=d=1c=d=1。当时钟脉冲上升沿。当时钟脉冲上升沿出现时出现时CP=1CP=1,n 如果如果D=1D=1,则,则c=0c=0,d=1d=1
22、。触发器的输出为:触发器的输出为:n 如果如果D=0D=0,则,则c=1c=1,d=0d=0。触发器的。触发器的输出为:输出为:第35页/共110页D D触发器(触发器(3 3)可见:不论输入端可见:不论输入端D D的的状态如何,时钟脉冲的上状态如何,时钟脉冲的上升沿出现后,触发器输出升沿出现后,触发器输出端的状态总是和输入端端的状态总是和输入端D D 的状态相同。的状态相同。逻辑状态表为:逻辑状态表为:DnQn+10011第36页/共110页D D触发器(触发器(4 4)DnQn+10011 在同步在同步D D触发器中,如果在触发器中,如果在CPCP保持高电平期间,保持高电平期间,D D的状
23、态发生变的状态发生变化,则输出也将发生变化,但在化,则输出也将发生变化,但在实际应用中,往往要求在一个实际应用中,往往要求在一个CPCP脉冲期间,触发器状态只能翻转脉冲期间,触发器状态只能翻转一次。为此,通常将一次。为此,通常将D D触发器改为触发器改为维持阻塞型结构,称为维持阻塞维持阻塞型结构,称为维持阻塞D D触发器。触发器。第37页/共110页D D触发器(触发器(5 5)DnQn+10011 维持阻塞维持阻塞D D触发器的特点触发器的特点:对应对应每一个时钟脉冲,维持阻塞每一个时钟脉冲,维持阻塞D D触发触发器的输出状态,只在时钟脉冲的上器的输出状态,只在时钟脉冲的上升沿出现时变化一次
24、。升沿出现时变化一次。维持阻塞维持阻塞D D触发器的逻辑关系为:触发器的逻辑关系为:Q Qn+1n+1=D=Dn n第38页/共110页D D触发器(触发器(6 6)DnQn+10011 已知已知CPCP脉冲和脉冲和D D输入的波形如下,输入的波形如下,试画出输出试画出输出Q Q的波形。的波形。第39页/共110页T T触发器和触发器和T T触发器触发器(1)(1)如果把如果把JKJK触发器的触发器的JKJK端接在一起,端接在一起,就构成所谓的就构成所谓的T T触发器。触发器。T T触发器得逻辑状态表如下:触发器得逻辑状态表如下:1 1Q Qn n0 0Q Qn+1n+1T Tn n(后沿翻转
25、)(后沿翻转)可见,当可见,当T=1T=1时,只要有时钟脉冲的下降沿,触发时,只要有时钟脉冲的下降沿,触发器就翻转,所以,器就翻转,所以,有时也把工作在有时也把工作在T=1T=1状态的触发器称状态的触发器称为为T T触发器。触发器。第40页/共110页触发器逻辑的转换触发器逻辑的转换(1)(1)1.将JK触发器转换为D触发器D D触发器的逻辑关系为触发器的逻辑关系为(后沿翻转)(后沿翻转)JnKnDnQn+101001011转换状态表转换状态表第41页/共110页T T触发器和触发器和T T触发器触发器(3)(3)2.将D触发器转换为T触发器如果将维持阻塞如果将维持阻塞D D触发器的触发器的D
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电工 电子技术 课程 触发器 时序 逻辑电路
限制150内