《时序逻辑电路》课件.ppt
《《时序逻辑电路》课件.ppt》由会员分享,可在线阅读,更多相关《《时序逻辑电路》课件.ppt(48页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、2.11 时序逻辑电路 结结构构模模型型 时序逻辑电路一个逻辑电路,它在任一时刻的输出状态不但与当时的一个逻辑电路,它在任一时刻的输出状态不但与当时的输入状态有关,而且还与电路之前的状态有关。输入状态有关,而且还与电路之前的状态有关。Input XOutput Z驱动信号W状态信号Q存储电路组合电路组合电路 目 录 锁存器和寄存器及其实验锁存器和寄存器及其实验 串入并出移位寄存器串入并出移位寄存器 8位数据输入与显示实验位数据输入与显示实验 锁存器:输出端的状态不会随输入端的状态变化而变化,只有在有锁存信号时输入的状态才被保存到输出,直到下一个锁存信号。锁存:把信号暂存以维持某种电平状态。锁存
2、:把信号暂存以维持某种电平状态。锁存器描述74HC373:带三三态输出的并入并出八出的并入并出八D电平平触触发锁存器存器D7:0 输入数据线Q7:0 输出数据线LE锁存输入信号OE允许输出信号 八D锁存器74HC373 74HC373电路原理图 八D锁存器74HC373 三态门D锁存器OE=1时时,8位位输输出出Q0Q7呈高阻状呈高阻状态态;OE=0时时,锁锁存器存器L1L8的的输输出出出出现现在在输输出出Q0Q7上。上。八D锁存器74HC373 0/1LE=1时时,锁锁存器打开,存器打开,锁锁存器的存器的输输出随出随输输入入变变化;化;LE=0时时,输输入信号被入信号被锁锁存,存,之后之后锁
3、锁存器的存器的输输出不随出不随输输入入变变化。化。八D锁存器74HC373 八D锁存器74HC373 特性表输入输入内部内部锁存锁存输出输出Qn功能描述功能描述LEDn 1 高阻高阻 总线隔离总线隔离0 0 0 锁存锁存00 1 1 锁存锁存1 0 0 0 透明传输透明传输1 1 1 1 透明传输透明传输QLEDOE_高阻高阻透明传输透明传输锁存锁存透明传输透明传输锁存锁存 八D锁存器74HC373 关键知识点从存储数据的角度来看,74HC373是电平触发电路,如果输入数据的刷新可能出现在控制(使能)信号开始有效之后,则只能使用锁存器,它不能保证输出同时更新状态。在实际的应用中,由于数据与CP
4、U是独立变化的,当外部的数据进入CPU时,势必不能稳定地读入,唯一的办法就是通过“读”信号将数据以锁存状态读入,因此D锁存器常用于向CPU输入数据。寄存器寄存器:数字系寄存器:数字系统中用来存中用来存储二二进制数据的制数据的逻辑部件;部件;寄存器基本寄存器基本组成成单元元为“触触发器器”1个触个触发器可存器可存储1位二位二进制数据制数据寄存器74HC374集成电路集成电路74HC374为为8通道通道上升沿触发锁存器上升沿触发锁存器带三态输出的并入并出八带三态输出的并入并出八D触发器触发器(8位寄存器位寄存器)。寄存器74HC374D7:0 输入数据线Q7:0 输出数据线CP时钟脉冲信号OE允许
5、输出信号置置1置置0置置1置置1寄存器74HC374回回顾维顾维持阻塞持阻塞D触触发发器的器的时时序序图图:CPDQQ_74HC374的基本的基本组组成是成是维维持阻塞持阻塞D触触发发器。器。寄存器74HC374三态门与三态门与74HC373相同相同CPDQCP为高或低时,不管输入如何,触发器输出保持原状态不变;为高或低时,不管输入如何,触发器输出保持原状态不变;CP上升沿到来时,触发器输出变为与输入上升沿到来时,触发器输出变为与输入D该时刻同样的状态。该时刻同样的状态。寄存器74HC374特性表特性表输入输入内部内部寄存寄存输出输出Qn功能描述功能描述CPDn 1 高阻高阻 总线隔离总线隔离
6、 0 0 寄存寄存0 1 1 寄存寄存 0 0 0 触发触发 1 1 1 触发触发 关键知识点当数据来自于CPU内部时,在“写”信号的作用下,将数据读入寄存器,在输出端口输出数据。与此同时,CPU的输出数据与写信号同步地连续不断地刷新寄存器,在输出端输出数据。因此,使用D触发器的寄存器常用于CPU的数据输出。各位数据在时钟脉冲的作用下同时读入、输出的方式,如:74HC373、74HC374 并行输入、输出方式 优 点 运行速度快、吞吐量大,常用于计算机的局部总线上,俗称并行总线,以实现数据的运算、存储和短距离通信 缺 点 线路复杂、成本高、不利于实现计算机之间的远距离通信 小结小结 从存储数据
7、的角度来看,74HC373八D锁存器与74HC374八位寄存器具有类似的逻辑功能74HC373与 74HC374 区 别 74HC373是电平触发,74HC374是脉冲边沿触发 应用场合 两者有不同的应用场合,主要取决于控制信号与输入数据信号之间的时序关系,以及控制存储 数据的方式 小结 应用场合 如果输入数据的刷新可能出现在控制信号开始有效之后,则只能使用锁存器,它不能保证输出同时更新状态。如果能确保输入数据的刷新在控制信号触发边沿出现之前稳定,或要求输出同时更新状态,则可选择寄存器。锁存器实验1 12 24 4连接顺序:连接顺序:此电路中无:用并行排线将此电路中无:用并行排线将B3实验区实
8、验区“与与74HC373输入端输入端D0D7相连的相连的JP18单号插针单号插针”连接到连接到B1实验区实验区“与与LED(D17D24)相连的)相连的JP4双号插针双号插针”。3 3 目 录 锁存器和寄存器及其实验锁存器和寄存器及其实验 串入并出移位寄存器串入并出移位寄存器 8位数据输入与显示实验位数据输入与显示实验 并行总线&串行总线并行总线并行总线运行速度快,运行速度快,数据吞吐量大数据吞吐量大线路复杂,线路复杂,成本高成本高串行总线串行总线运行速度慢,运行速度慢,数据吞吐量小数据吞吐量小线路简单,线路简单,成本低成本低在计算机系统中为了高效的实现计算机系统之间的远距离通信,且要使通在计
9、算机系统中为了高效的实现计算机系统之间的远距离通信,且要使通信电路简单、可靠,则采用串行输入、并行输出的方式。移位寄存器的作用就是信电路简单、可靠,则采用串行输入、并行输出的方式。移位寄存器的作用就是实现并行输入、串行输出或串行输入、并行输出。实现并行输入、串行输出或串行输入、并行输出。8位串入并出移位寄存器74HC164串入并出移位寄存器串入并出移位寄存器74HC164是一种常用的八位串入并出移位寄存器是一种常用的八位串入并出移位寄存器横队横队纵队纵队74HC164就是一个把就是一个把8位位“纵队纵队”数据变为数据变为8位位“横队横队”数据的寄存器数据的寄存器A/B数据串行输入端Q7:0 数
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时序逻辑电路 时序 逻辑电路 课件
限制150内