EDA技术实验报告.doc
《EDA技术实验报告.doc》由会员分享,可在线阅读,更多相关《EDA技术实验报告.doc(21页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、实验报告课程名称:EDA技术姓 名:系:专 业:年 级:学 号:指导教师:职 称: 实验项目列表序号实验项目名称成绩指导教师1实验一Quartus II 9.0软件的使用2实验二 用文本输入法设计2选1多路选择器3实验三 用文本输入法设计7段数码显示译码器4实验四 用原理图输入法设计8位全加器5实验五 乐曲硬件演奏电路的设计67891011121314151617181920福建农林大学计算机与信息学院信息工程类实验报告系: 专业: 电子信息工程 年级: 姓名: 学号: 实验课程: EDA技术 实验室号:_ 实验设备号: 实验时间: 指导教师签字: 成绩: 实验一 Quartus II 9.0
2、软件的使用1实验目的和要求 本实验为验证性实验,其目的是熟悉Quartus II 9.0软件的使用,学会利用Quartus II 9.0软件来完成整个EDA开发的流程。2实验原理利用VHDL完成电路设计后,必须借助EDA工具中的综合器、适配器、时序仿真器和编程器等工具进行相应的处理后,才能使此项设计在FPGA上完成硬件实现,并得到硬件测试,从而使VHDL设计得到最终的验证。Quartus II是Altera提供的FPGA/CPLD开发集成环境,包括模块化的编译器,能满足各种特定设计的需要,同时也支持第三方的仿真工具。3主要仪器设备(实验用的软硬件环境)实验的硬件环境是:微机一台GW48 EDA
3、实验开发系统一套电源线一根十芯JTAG口线一根USB下载线一根USB下载器一个实验的软件环境是:Quartus II 9.0软件4操作方法与实验步骤利用Quartus II 9.0软件实现EDA的基本设计流程:创建工程、编辑文本输入设计文件、编译前设置、全程编译、功能仿真。利用Quartus II 9.0软件实现引脚锁定和编译文件下载。利用Quartus II 9.0软件实现原理图输入设计文件的编辑和产生相应的原理图符号元件。5实验内容及实验数据记录创建文件及软件相关配置等:6实验数据处理与分析利用Quartus II 9.0软件实现EDA的基本设计流程:创建工程、编辑文本输入设计文件、编译前
4、设置、全程编译、功能仿真。7质疑、建议、问题讨论通过本次实验,对Quartus II 9.0软件有了初步的认识,在实验的基础上基本掌握了利用Quartus II 9.0软件实现EDA的基本设计流程:创建工程、编辑文本输入设计文件、编译前设置、全程编译、功能仿真等。福建农林大学计算机与信息学院信息工程类实验报告系: 专业: 电子信息工程 年级: 姓名: 学号: 实验课程: EDA技术 实验室号:_ 实验设备号: 实验时间: 指导教师签字: 成绩: 实验二 用文本输入法设计2选1多路选择器1实验目的和要求本实验为综合性实验,综合了简单组合电路逻辑、QuartusII的使用方法、多层次电路设计、仿真
5、和硬件测试等内容。其目的是熟悉QuartusII的VHDL文本设计流程全过程。2实验原理2选1多路选择器真值表sabyLLLLHHHLLHHH3主要仪器设备(实验用的软硬件环境)实验的硬件环境是:微机一台GW48 EDA实验开发系统一套电源线一根十芯JTAG口线一根USB下载线一根USB下载器一个实验的软件环境是:Quartus II 9.0软件4操作方法与实验步骤首先利用QuartusII完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤,然后进行仿真。最后在实验系统上进行硬件测试,实际验证本项实验的功能。将设计好的2选1多路多路选择器看成是一个元件mux21a,利用
6、元件例化语句描述下图,并将此文件放在同一目录E:muxfile中。5实验内容及实验数据记录实验设计代码:ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7
7、S LED7S NULL ; END CASE ; END PROCESS ; END编译后结果:6 实验数据处理与分析仿真后波形如下:实验结果:7质疑、建议、问题讨论福建农林大学计算机与信息学院信息工程类实验报告系: 专业: 电子信息工程 年级: 姓名: 学号: 实验课程: EDA技术 实验室号:_ 实验设备号: 实验时间: 指导教师签字: 成绩: 实验四 用原理图输入方法设计8位全加器1实验目的和要求 本实验为综合性实验,综合了简单组合电路逻辑、QuartusII的原理图输入方法、 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验
8、板上的FPGA/CPLD进行编程下载,硬件验证自己的设计项目。2实验原理1位全加器可以用两个半加器及一个或门连接而成,半加器原理图的设计方法很多,我们用一个与门、一个非门和同或门(xnor为同或符合,相同为1,不同为0)来实现。先设计底层文件:半加器,再设计顶层文件全加器。(1) 半加器的设计: 半加器表达式:进位:co=a and b 和:so=a xnor ( not b ) 半加器原理图如下:(2) 全加器的设计:全加器原理图如下:(3) 8位全加器的设计:8位全加器原理图如下:3主要仪器设备(实验用的软硬件环境)实验的硬件环境是:微机一台GW48 EDA实验开发系统一套电源线一根十芯J
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 技术 实验 报告
限制150内