微机原理 第七章5.ppt
《微机原理 第七章5.ppt》由会员分享,可在线阅读,更多相关《微机原理 第七章5.ppt(73页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第七章 存储器和高速缓存技术7.17.1 半导半导体存储器概述体存储器概述7.2 7.2 随机随机存取存储器存取存储器7.3 7.3 只读只读存储器存储器7.4 7.4 半导半导体存储器与体存储器与CPUCPU的连接的连接7.7.高档高档微机中的高速缓存技术微机中的高速缓存技术7.1 半导体存储器概述v除采用磁、光原理除采用磁、光原理的辅存外,其它存的辅存外,其它存储器主要都是采用储器主要都是采用半导体存储器半导体存储器v本章介绍采用半导本章介绍采用半导体存储器及其组成体存储器及其组成主存的方法主存的方法CPUCACHE主存(内存)主存(内存)辅存(外存)辅存(外存)2存储器的逻辑结构示意图存
2、储器的逻辑结构示意图3 7.1.1选择存储器件的考虑因素选择存储器件的考虑因素(1 1)易失性)易失性 (2 2)只读性)只读性(3 3)位容量)位容量 (4 4)功耗)功耗(5 5)速度)速度 (6 6)价格)价格(7 7)可靠性)可靠性47.1.2 半导体存储器的分类v按制造工艺按制造工艺双极型:双极型:速度快速度快、集成度低、功耗大、集成度低、功耗大MOSMOS型:速度慢、集成度高、型:速度慢、集成度高、功耗低功耗低v按使用属性按使用属性随机存取存储器随机存取存储器RAMRAM:可读可写可读可写、断电丢、断电丢失失只读存储器只读存储器ROMROM:正常只读、:正常只读、断电不丢失断电不丢
3、失5半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器(ROM)随机存取存储器随机存取存储器(RAM)静态静态RAM(SRAM)动态动态RAM(DRAM)非易失非易失RAM(NVRAM)掩膜式掩膜式ROM一次性可编程一次性可编程ROM(PROM)紫外线擦除可编程紫外线擦除可编程ROM(EPROM)电擦除可编程电擦除可编程ROM(EEPROM)闪烁存储器闪烁存储器FLASH ROM(EEPROM)61.读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失72.只读存储器ROMv掩膜掩膜ROM:信息制作在芯
4、片中,不可更改信息制作在芯片中,不可更改vPROM:允许一次编程,此后不可更改允许一次编程,此后不可更改vEPROM:用紫外光擦除,擦除后可编程;用紫外光擦除,擦除后可编程;并允许用户多次擦除和编程并允许用户多次擦除和编程vEEPROM(E2PROM):):采用加电方法在采用加电方法在线进行擦除和编程,也可多次擦写线进行擦除和编程,也可多次擦写vFlash Memory(闪存):能够快速擦写的(闪存):能够快速擦写的EEPROM,但只能按块(,但只能按块(Block)擦除)擦除87.1.3 半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读
5、读写写电电路路DBOE WE CS 存储体存储体存储器芯片的主要部分,用来存储信息存储器芯片的主要部分,用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特根据输入的地址编码来选中芯片内某个特定的存储单元定的存储单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片,控制读写操作选中存储芯片,控制读写操作9 存储体v每个存储单元具有一个唯一的地址,可存储1位(位片结构)或多位(字片结构)二进制数据v存储容量与地址、数据线个数有关:芯片的存储容量2MN存储单元数存储单元的位数M:芯片的地址线根数N:芯片的数据线根数10 地址译码电路译译码码器器A5A4A3A2A1A0630
6、1存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码v单译码结构v双译码结构双译码可简化芯片设计主要采用的译码结构11 片选和读写控制逻辑v片选端CS*或CE*有效时,可以对该芯片进行读写操作v输出OE*控制读操作。有效时,芯片内数据输出该控制端对应系统的读控制线v写WE*控制写操作。有效时,数据进入芯片中该控制端对应系统的写控制线127.2 随机存取存储器静态静态RAMRAMSRAM 2114SRAM 2114SRAM 6264SRAM 6264动态动态RAMRAMDRAM 4116DRAM 4116DRAM 2164DR
7、AM 2164137.2.1 静态RAMvSRAMSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路v每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位v许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵vSRAMSRAM一般采用一般采用“字结构字结构”存储矩阵:存储矩阵:每个存储单元存放多位(每个存储单元存放多位(4 4、8 8、1616等)等)每个存储单元具有一个地址每个存储单元具有一个地址14静态RAM的结构典型的RAM的示意图15SRAM芯片2114v存储容量为10244v18个引脚:10根地址线A9A04根数据线I/O4I/O1片选CS*读写
8、WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND16SRAM 2114的读周期数据数据地址地址TCXTODTTOHATRCTATCODOUTWECSvT TA A读取时间读取时间从读取命令发出到数据稳定出现的时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上vT TRCRC读取周期读取周期两次读取存储器所允许的最小时间间隔两次读取存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间vT TCOCO片选到输出稳定时间片选到输出稳定时
9、间vT TCXCX片选到输出有效时间片选到输出有效时间vT TOTDOTD从断开片选到输出变为三态从断开片选到输出变为三态vT TOHAOHA地址改变后的维持时间地址改变后的维持时间17SRAM 2114的写周期TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDHWECSvT TWW写入时间写入时间从写入命令发出到数据进入存储单元的从写入命令发出到数据进入存储单元的时间时间写信号有效时间写信号有效时间vT TWCWC写入周期写入周期两次写入存储器所允许的最小时间间隔两次写入存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间vT TWRWR写恢复时间写恢复时间v
10、T TDTWDTW从写信号有效到输出三态的时间从写信号有效到输出三态的时间vT TDWDW数据有效时间数据有效时间vT TDHDH数据保持时间数据保持时间18SRAM芯片6264v存储容量为存储容量为8K8v28个个引脚:引脚:13根地址线根地址线A12A08根数据线根数据线D7D0片选片选CS1*、CS2读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615194.2.2 动态RAMvDRAM的基本存
11、储单元是单个场效应管及其的基本存储单元是单个场效应管及其极间电容极间电容v必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新v每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新v每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位v许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵vDRAM一般采用一般采用“位结构位结构”存储体:存储体:每个存储单元存放一位每个存储单元存放一位需要需要8个存储芯片构成一个字节单元个存储芯片构成一个字节单元每个字节存储单元具有一个地址每个字节存储单元具有一个地址20DRAM芯片4116v存储容量为存储
12、容量为16K1v16个个引脚:引脚:7根地址线根地址线A6A01根数据输入线根数据输入线DIN1根数据输出线根数据输出线DOUT行地址选通行地址选通RAS*列地址选通列地址选通CAS*读写控制读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC1234567816151413121110921DRAM 4116的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存储地址需要分两批传送行地址选通信号RAS*有效,开始传送行地址随后,列地址选通信号CAS*有效
13、,传送列地址,CAS*相当于片选信号读写信号WE*读有效数据从DOUT引脚输出22DRAM 4116的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送行地址选通信号RAS*有效,开始传送行地址随后,列地址选通信号CAS*有效,传送列地址读写信号WE*写有效数据从DIN引脚进入存储单元23DRAM 4116的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用“仅行地址有效”方法刷新行地址选通RAS*有效,传送行地址列地址选通CAS*
14、无效,没有列地址芯片内部实现一行存储单元的刷新没有数据从输入输出存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新24DRAM芯片2164v存储容量为64K1v16个引脚:8根地址线A7A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS*列地址选通CAS*读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109257.3 只读存储器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A267.3.1 EPROMv顶部开有一个圆形的
15、石英窗口,用于紫外线透过顶部开有一个圆形的石英窗口,用于紫外线透过擦除原有信息擦除原有信息v一般使用专门的编程器(烧写器)进行编程一般使用专门的编程器(烧写器)进行编程v编程后,应该贴上不透光封条编程后,应该贴上不透光封条v出厂未编程前,每个基本存储单元都是信息出厂未编程前,每个基本存储单元都是信息1 1v编程就是将某些单元写入信息编程就是将某些单元写入信息0 027EPROM芯片2716v存储容量为2K8v24个引脚:11根地址线A10A08根数据线DO7DO0片选/编程CE*/PGM读写OE*编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO31234
16、56789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss28EPROM芯片2764v存储容量为8K8v28个引脚:13根地址线A12A08根数据线D7D0片选CE*编程PGM*读写OE*编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615291 12 23 34 45 56 67 78 89 910101111121213131414151
17、51616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D
18、1D1D0D02725627256逻辑图逻辑图EPROM芯片芯片27256307.3.2 EEPROMv用加电方法,进行在线(无需拔下,直接用加电方法,进行在线(无需拔下,直接在电路中)擦写(擦除和编程一次完成)在电路中)擦写(擦除和编程一次完成)v有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法v并行并行EEPROM:多位同时进行:多位同时进行v串行串行EEPROM:只有一位数据线:只有一位数据线31EEPROM芯片2817Av存储容量为存储容量为2K8v28个个引脚:引脚:11根地址线根地址线A10A08根数据线根数据线I/O7I/O0片选片选CE*读写读写OE*、WE*状
19、态输出状态输出RDY/BUSY*32EEPROM芯片2864Av存储容量为存储容量为8K8v28个个引脚:引脚:13根地址线根地址线A12A08根数据线根数据线I/O7I/O0片选片选CE*读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615337.4 半导体存储器与CPU的连接vSRAM、EPROM与与CPU的连接的连接v译码方法同样适合译码方法同样适合I/O端口端口34
20、7.4.1 存储芯片与CPU的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线35CPUCPU与存储器的连接时应注意的问题与存储器的连接时应注意的问题1 1CPUCPU总线的带负载能力总线的带负载能力2 2存储器的组织、地址分配与片选问题存储器的组织、地址分配与片选问题3 3CPUCPU的时序与存储器的存取速度之间的配合的时序与存储器的存取速度之间的配合361.1.存储芯片数据线的处理存储芯片数据线的处理v若芯片的数据线正好若芯片的数据线正好8 8根:根:一次可从芯片中访问到一次可从芯片中访问到8
21、 8位数据位数据全部数据线与系统的全部数据线与系统的8 8位数据总线相连位数据总线相连v若芯片的数据线不足若芯片的数据线不足8 8根:根:一次不能从一个芯片中访问到一次不能从一个芯片中访问到8 8位数据位数据利用多个芯片扩充数据位利用多个芯片扩充数据位这个扩充方式简称这个扩充方式简称“位扩充位扩充”37位扩充2114(1)A9A0I/O4I/O1片选片选D3D0D7D4A9A02114(2)A9A0I/O4I/O1CECEv多个位扩充的存储芯片的数据线连多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数接于系统数据总线的不同位数v其它连接都一样其它连接都一样v这些芯片应被看作是一个整体这
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机原理 第七章5 微机 原理 第七
限制150内