第4章_组合逻辑电路_福州大学课件_数字电子技术基础.ppt
《第4章_组合逻辑电路_福州大学课件_数字电子技术基础.ppt》由会员分享,可在线阅读,更多相关《第4章_组合逻辑电路_福州大学课件_数字电子技术基础.ppt(89页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第第4章章 组合逻辑电路组合逻辑电路目录:目录:4.1 概述概述4.2 组合逻辑电路的组合逻辑电路的分析方法和设计方法分析方法和设计方法4.3 若干若干常用常用的组合逻辑电路的组合逻辑电路4.4 组合逻辑电路中的组合逻辑电路中的竞争冒险竞争冒险现象现象4.1 概述概述一、组合逻辑电路的特点一、组合逻辑电路的特点逻辑电路逻辑电路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路1、功能功能特点:特点:2、结构结构特点:特点:任意时刻的输出任意时刻的输出仅仅取决于取决于该时刻的输入该时刻的输入不含不含记忆记忆(存储)元件(存储)元件二、逻辑功能的描述二、逻辑功能的描述1、逻辑图、逻辑图2、逻辑函数式
2、、逻辑函数式3、真值表、真值表ABCISCO0000000110010100110110010101011100111111组合电路的框图及函数:组合电路的框图及函数:组合逻辑组合逻辑 电路电路组合逻辑电路的框图组合逻辑电路的框图向量形式向量形式不含不含记忆记忆元件元件4.2 分析方法和设计方法分析方法和设计方法4.2.1 分析方法分析方法1、目的:、目的:2、方法:、方法:逻辑电路逻辑电路逻辑功能逻辑功能?逻辑函数逻辑函数真值表真值表例例4.2.1:函数式函数式真值表真值表逻辑功能:逻辑功能:判断判断4 4位二进制数数值的范围位二进制数数值的范围4.2.2 设计方法设计方法1、目的:、目的:
3、2、方法:、方法:逻辑电路逻辑电路逻辑功能逻辑功能?逻辑函数逻辑函数真值表真值表3、步骤:、步骤:逻辑抽象逻辑抽象 a.分析事物的因果关系分析事物的因果关系确定输入变量和输出变量确定输入变量和输出变量 引起事件的原因引起事件的原因输入变量输入变量 事件的结果事件的结果输出变量输出变量 b.b.定义逻辑状态的含义(定义逻辑状态的含义(0 0、1 1)c.c.根据给定的逻辑关系列出逻辑根据给定的逻辑关系列出逻辑真值表真值表可选用:可选用:A A、小规模集成门电路(小规模集成门电路(SSISSI)B B、中规模集成的常用组合逻辑器件(中规模集成的常用组合逻辑器件(MSIMSI)C C、可编程逻辑器件
4、(可编程逻辑器件(PLDPLD)化简或变换逻辑函数式,画出逻辑电路的连接图。化简或变换逻辑函数式,画出逻辑电路的连接图。写出函数式并化简写出函数式并化简选定器件的类型:选定器件的类型:例例4.2.2:设计一个监视交通信号灯状态的逻辑电路设计一个监视交通信号灯状态的逻辑电路如果信号灯如果信号灯出现故障,出现故障,Z为为1RAGZR AGZ0 0010 0100 1000 1111 0001 0111 1011 111逻辑抽象逻辑抽象输入变量输入变量R、A、G表红、黄、绿表红、黄、绿1亮亮0不亮不亮输出变量输出变量Z表故障信号表故障信号1故障故障0正常正常逻辑抽象逻辑抽象写出函数式写出函数式选定器
5、件的类型选定器件的类型SSISSI化简函数式化简函数式画出逻辑图画出逻辑图4.3 若干常用组合逻辑电路若干常用组合逻辑电路4.3.1 编码器编码器(encoder)4.3.2 译码器译码器(decoder)4.3.3 数据选择器数据选择器(Multiplexer-MUX)4.3.4 加法器加法器4.3.5 数值比较器数值比较器4.3.1 编码器编码器(encoder)编码:编码:建立信息与二进制代码的对应关系建立信息与二进制代码的对应关系信息用表示信息用表示0、1的高低电平表示的高低电平表示分类:分类:普通普通编码器编码器只允许一个输入信号只允许一个输入信号优先优先编码器编码器同时允许多个输入
6、信号同时允许多个输入信号一、普通编码器一、普通编码器以以3位为例位为例1、逻辑框图、逻辑框图 功能:功能:用一个用一个3 3位二进制数位二进制数输出表示输入的高电平。输出表示输入的高电平。特点:特点:任何时刻只允许输入任何时刻只允许输入一个编码信号。一个编码信号。2、真值表、真值表输输 入入输输 出出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113、函数式、函数式化简得:化简得:4、逻辑图、逻辑图5、缺点:、缺点:当当I1
7、I21,Y2Y1Y0?(011)二、优先编码器二、优先编码器(priority encoder)允许同时输入两个以上的编码信号而不会允许同时输入两个以上的编码信号而不会使输出产生错误。使输出产生错误。预先对所有的输入信号按预先对所有的输入信号按优先顺序优先顺序排了排了队,因此当几个输入信号同时有效时,只对队,因此当几个输入信号同时有效时,只对其中优先权最高的一个进行编码。其中优先权最高的一个进行编码。特点:特点:实现:实现:以以74HC148为例为例8线线3线优先编码器线优先编码器1、逻辑框图、逻辑框图输入信号输入信号输出信号输出信号选通输入端选通输入端选通输出端选通输出端扩展端扩展端2、功能
8、表、功能表01111111111100010111111110001101111110001001111100011101110001010110001100100010000010111111111110111111S输出输出输入输入3、函数式、函数式为为0 0时,电路工时,电路工作作,无编码输入无编码输入为为0 0时,电路工时,电路工作作,有编码输入有编码输入4、逻辑图、逻辑图选通输入端选通输入端选通输选通输出端出端扩展端扩展端5、功能总结:、功能总结:1 1)优先权优先权:2 2)选通输入端选通输入端 3 3)选通输出端选通输出端:4 4)扩展端扩展端:例例4.3.1:6、74HC148
9、扩展的应用扩展的应用用两片用两片8线线-3线优先编码器线优先编码器16线线-4线优先编码器线优先编码器其中:其中:的优先权最高,的优先权最高,最低最低二二十进制优先编码器十进制优先编码器74LS147将将 编成编成0110 1110 的优先权最高,的优先权最高,最低最低输入的低电平信号变成一个对应的十进制输入的低电平信号变成一个对应的十进制的编码的编码(BCD)4.3.2 译码器译码器(decoder)译码器译码器编码器的逆操作;编码器的逆操作;将输入的二进制代码,输出一组对应的高、将输入的二进制代码,输出一组对应的高、低电平信号。低电平信号。分类分类变量译码器变量译码器二进制译码器二进制译码
10、器二二十进制译码器十进制译码器显示译码器显示译码器七段显示译码器七段显示译码器一、二进制译码器一、二进制译码器74HC138(3线线-8线译码器线译码器)1、逻辑框图、逻辑框图2、真值表、真值表 输输 入入输输 出出A A2 2A A1 1A A0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 01 11 10 00 00 00 01 10 0
11、0 00 01 10 00 00 00 00 01 10 00 00 00 01 10 01 10 00 01 10 00 00 00 00 01 11 10 00 01 10 00 00 00 00 00 01 11 11 11 10 00 00 00 00 00 00 03、函数式、函数式称为最小项称为最小项译码器译码器4、逻辑图、逻辑图5、74HC138逻辑图逻辑图低电平低电平输出输出附加附加控制端控制端5、74HC138功能表功能表输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111
12、11011100111111011110100111011111010111011111101101011111110111011111115、74HC138逻辑符号逻辑符号输入信号输入信号输出信号输出信号片选输入端片选输入端5、74HC138应用应用作为数据分配器作为数据分配器输入地址码输入地址码输出信号输出信号“数据数据”输入输入端端例:例:A A2 2 A A1 1 A A0 01011015、74HC138应用应用扩展扩展例例4.3.2:用两片用两片3线线-8线译码器线译码器74HC1384线线-16线译码器线译码器二、用译码器设计组合逻辑电路二、用译码器设计组合逻辑电路1 1、基本原
13、理、基本原理3位二进制译码器给出位二进制译码器给出3变量的全部最小项变量的全部最小项;n位二进制译码器给出位二进制译码器给出n变量的全部最小项变量的全部最小项;n变量函数可以写成最小项之和形式变量函数可以写成最小项之和形式将将n位二进制译码输出的最小项组合起来,可位二进制译码输出的最小项组合起来,可获得任何形式的输入变量不大于获得任何形式的输入变量不大于n的组合函数的组合函数因此因此:2、举例:、举例:例例4.3.3 利用利用74HC138设计一个多输出的组合设计一个多输出的组合逻辑电路,输出逻辑函数式为:逻辑电路,输出逻辑函数式为:写成最小项之和写成最小项之和反变量形式反变量形式与非式与非式
14、连图连图三、二三、二十进制译码器十进制译码器74LS42二二十进制十进制译码器的逻辑功译码器的逻辑功能是将输入能是将输入BCDBCD码码的的1010个代码译成个代码译成十个高、低电平十个高、低电平输出信号。输出信号。功能功能:四、显示译码器四、显示译码器目的目的:以十进制数码直观显示数字以十进制数码直观显示数字外形外形:七(八)段数码管由七(八)段可发光的七(八)段数码管由七(八)段可发光的线段拼合而成。线段拼合而成。实现实现:七段字符显示器七段字符显示器外形显示外形显示BCDBCD七段显示译码器七段显示译码器显示驱动显示驱动四、显示译码器四、显示译码器1、七段字符显示器、七段字符显示器外形显
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 组合 逻辑电路 福州大学 课件 数字 电子技术 基础
限制150内