《数字电路ch3-5.ppt》由会员分享,可在线阅读,更多相关《数字电路ch3-5.ppt(14页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、3.5.1 加法器的基本概念和工作原理加法器的基本概念和工作原理 半加器半加器 全加器全加器3.5.2 多位数加法器多位数加法器3.5 加法器3.5.3 快速进位集成快速进位集成4位加法器位加法器742831 1 0 11 0 0 1+011010011 两个二进制数相加时,有两种情况:一种不考虑低位来的进位,两个二进制数相加时,有两种情况:一种不考虑低位来的进位,另一种考虑低位来的进位。加法器也因此分为半加器和全加器。另一种考虑低位来的进位。加法器也因此分为半加器和全加器。半加器半加器全加器全加器两个两个4 4 位二进制数相加的过程位二进制数相加的过程:3.5.1 加法器的基本概念和工作原理
2、加法器的基本概念和工作原理1.半加器(半加器(Half Adder)不考虑低位进位,将两个不考虑低位进位,将两个1位二进制数位二进制数A、B相加的器件。相加的器件。半加器的真值表半加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图1000C011010101000SBA 表表4.5.1 半加器的真值表半加器的真值表C=AB 图图4.5.14.5.1(b b)2.全加器(全加器(Full Adder)全加器的真值表全加器的真值表 逻辑表达式逻辑表达式1110111010011100101001110100110010100000CiSiCi-1BiAi 全加器真值表全加器真值表 全加器能进行加数、
3、被加数和低位来的进位信号相加,全加器能进行加数、被加数和低位来的进位信号相加,并根据求和结果给出该位的进位信号。并根据求和结果给出该位的进位信号。2.全加器(全加器(Full Adder)全加器的真值表全加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图2.全加器(全加器(Full Adder)3.由两个半加器构成一个全加器由两个半加器构成一个全加器1.1.串行进位加法器串行进位加法器-采用四个采用四个1 1位全加器组成位全加器组成如何实现两个四位二进制数相加?如何实现两个四位二进制数相加?A3 A2 A1 A0+B3 B2 B1 B0=?低位的进位信号送给邻近高位作为输入信号,任一位的加法低位
4、的进位信号送给邻近高位作为输入信号,任一位的加法运算必须在低一位的运算完成之后才能进行。运算必须在低一位的运算完成之后才能进行。串行进位加法器运算速度不高。串行进位加法器运算速度不高。3.5.2 多位数加法器定义两个中间变量定义两个中间变量Gi和和Pi:Si=Pi Ci-1 Ci=GiPi Ci-1 Gi=AiBiPi=AiBi 产生变量产生变量 传输变量传输变量 快速加法器、超前进位加法器快速加法器、超前进位加法器3.5.3 快速进位4位加法器 2.2.快速加法器、超前进位加法器快速加法器、超前进位加法器 进位输入是由专门的进位输入是由专门的“进位门进位门”综合所有低位综合所有低位的加数、被
5、加数及最低位进位输入后来提供。的加数、被加数及最低位进位输入后来提供。换言之,该电路能使每位的进位直接由加数和换言之,该电路能使每位的进位直接由加数和被加数直接产生,而无需等待与低位的进位信号,被加数直接产生,而无需等待与低位的进位信号,称之为称之为“快速加法器快速加法器”或或”超前进位加法器超前进位加法器”。3.5.3 快速进位4位加法器 进位信号的产生:进位信号的产生:Si=Pi Ci-1 Ci=GiPi Ci-1 C0=G0+P0 C-1 C1=G1+P1 C0=G1+P1 G0+P1P0 C-1 C2=G2+P2 C1=G2+P2 G1+P2 P1 G0+P2 P1 P0C-1 C3=G3+P3 C2=G3+P3 G2+P3 P2 G1+P3P2 P1G0 +P3P2 P1 P0C-1 3.5.3 快速进位4位加法器逻辑图逻辑图超前进位集成4位加法器74LS283 74LS283逻辑框图 74LS283引脚图超前进位集成4位加法器74LS283例例1 用两片用两片74LS283构成一个构成一个8位二进制数加法器。位二进制数加法器。在片内是超前进位,而片与片之间是串行进位。在片内是超前进位,而片与片之间是串行进位。超前进位加法器74LS283的应用
限制150内