8触发器学习教程.pptx
《8触发器学习教程.pptx》由会员分享,可在线阅读,更多相关《8触发器学习教程.pptx(60页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、1时间?时间?第1页/共60页2Clocks 和同步和同步 clock:特殊的设备,连续周期性地输出:特殊的设备,连续周期性地输出 0,1.时钟周期时钟周期(clock period,or clock cycle time.)时钟频率时钟频率(clock frequency):hertz.Clocks 通常用于通常用于同步同步电路电路。依赖依赖连续的,可预期连续的,可预期的的0,1 触发电路中某种事件,例如写入锁存器触发电路中某种事件,例如写入锁存器如果若干电路模块共享时钟,则可以协调它们之间的行为。如果若干电路模块共享时钟,则可以协调它们之间的行为。正如人类正如人类.时钟周期时钟周期(clo
2、ck period)第2页/共60页3Clocks 在数字系统中在数字系统中普遍普遍使用使用处理器在一个内部时钟下工作处理器在一个内部时钟下工作.当代处理器芯片的时钟当代处理器芯片的时钟 3.2 GHz.时钟周期为时钟周期为0.31 ns!内存模块也以时钟作为分类:内存模块也以时钟作为分类:如如“PC133”,“DDR400”注意:高的时钟不一定运行更快注意:高的时钟不一定运行更快!还应该考虑在一个还应该考虑在一个clock cycle 里究竟完成了那些工作里究竟完成了那些工作第3页/共60页4记忆?记忆?第4页/共60页5时序电路时序电路(Sequential circuits)存储单元存储
3、单元是有是有记忆记忆功能的单元。功能的单元。输出输出不仅依赖于输入,还有不仅依赖于输入,还有state状态有关,所谓状态即存储单元的当前状态有关,所谓状态即存储单元的当前内容内容相同输入相同输入下,可能产生下,可能产生不同的输出不同的输出,与当前,与当前存储单元的内容存储单元的内容相关。相关。电路工作时可以改变存储单元的内容。电路工作时可以改变存储单元的内容。需要掌握分析和设计时序电路的一些需要掌握分析和设计时序电路的一些新的技术新的技术.组合电路组合电路Inputs存储单元存储单元Outputs第5页/共60页6时序电路设备的实例时序电路设备的实例密码锁密码锁.电梯控制器电梯控制器交通灯的控
4、制交通灯的控制计算机本身也是时序电路计算机本身也是时序电路:当你按下键盘和鼠标时,计算机的响应不同,这取决于当前当你按下键盘和鼠标时,计算机的响应不同,这取决于当前运行的程序和程序所处的状态。运行的程序和程序所处的状态。第6页/共60页7时序电路时序电路:具有具有记忆记忆功能的硬件电路功能的硬件电路.学习学习内容内容:基本的记忆单元基本的记忆单元.时序电路的分析与设计时序电路的分析与设计.常用的时序部件常用的时序部件.第7页/共60页8什么是存储器(单元,内存)什么是存储器(单元,内存)?存储单元应有三个性质:存储单元应有三个性质:1.能够保存值能够保存值.2.能够将保存的值读出能够将保存的值
5、读出.3.能够写入新值能够写入新值.一个一位存储单元:一个一位存储单元:1.能够保存一位能够保存一位二进制数二进制数,0 或者或者 1.2.能够读能够读.3.能够写能够写:Set:写:写 1 置位置位Reset,或或 clear:写:写 0.复位复位第8页/共60页9存储的基本思想存储的基本思想如何让一堆门具有如何让一堆门具有“记忆记忆”?基本的想法是设计一个基本的想法是设计一个回路回路,电路的输出也是输入,电路的输出也是输入.如下:如下:是记忆单元是记忆单元?能够记忆能够记忆 Q,.能够读能够读.但是不能写但是不能写Q!没有输入的时候也有输出!没有输入的时候也有输出!第9页/共60页10锁存
6、器锁存器(Latches)基本的记忆单元基本的记忆单元第10页/共60页11SR latch 锁存器锁存器SR latch:用:用 NOR 代替代替 反相器反相器inverters.Q,Q 不仅是输出,也是不仅是输出,也是内部内部输入输入!外部输入为外部输入为R 、S 。Qnext=(R+Qcurrent)Qnext=(S+Qcurrent)第11页/共60页12存储存储:SR=00 S=0 且且 R=0?方程方程:Qnext=(0+Qcurrent)=QcurrentQnext=(0+Qcurrent)=Qcurrent即当即当 SR=00,Qnext=Qcurrent.所以不论所以不论 Q
7、 为何值,它将保存该值为何值,它将保存该值.这就是锁存器的存储这就是锁存器的存储store功能功能.Qnext=(R+Qcurrent)Qnext=(S+Qcurrent)第12页/共60页13置位置位:SR=10 S=1 且且R=0?因为因为S=1,所以所以:Qnext=(1+Qcurrent)=0所以:所以:Qnext=(0+0)=1总之:总之:SR=10,Qnext=0,Qnext=1.此状态称为锁存器的此状态称为锁存器的“1”状态状态,实现了写,实现了写“1”,即置位,即置位“set”。S称为置位端。称为置位端。注意:当注意:当S为为1 至至 Qnext=1,有两级门延迟。,有两级门延
8、迟。但一旦但一旦 Qnext 成为成为1,输出不再变化,成为稳,输出不再变化,成为稳定状态定状态stable state.Qnext=(R+Qcurrent)Qnext=(S+Qcurrent)第13页/共60页14Qnext=(R+Qcurrent)Qnext=(S+Qcurrent)Latch 的延迟的延迟时序图对理解时序电路非常有用时序图对理解时序电路非常有用下面是下面是 SR=10 的时序图的时序图.0.假设初始状态假设初始状态,Q=0 and Q=1.1.当当 S=1,Q在在1个门延迟后从个门延迟后从 1 变到变到 0。2.Q的变化以及的变化以及 R=0,使得使得Q在在1个门延迟后变
9、为个门延迟后变为1.3.锁存器状态保持稳定直到锁存器状态保持稳定直到S,R 发生变化。发生变化。S RQQ012 3 4第14页/共60页15复位(置复位(置0):SR=01S=0 且且 R=1?当当 R=1:Qnext=(1+Qcurrent)=0 Q 的新值加到的新值加到NOR 门,此时门,此时 S=0.Qnext=(0+0)=1所以所以 SR=01,Qnext=0,Qnext=1.此状态称为锁存器的此状态称为锁存器的“0”状态,状态,此操作称为此操作称为复位复位 reset或或 clear清清0.R 端称为复位端端称为复位端“reset.”R端有效至输出为端有效至输出为“0”(Qnext
10、 为为1)需要)需要两级门延迟。两级门延迟。Qnext=(R+Qcurrent)Qnext=(S+Qcurrent)第15页/共60页16SR latche 存储单元存储单元!如右图,或非门如右图,或非门SR锁存器高电平有效锁存器高电平有效.输出输出 Q 代表锁存器保存的数据,称为锁代表锁存器保存的数据,称为锁存器的状态存器的状态.下图称为状态表下图称为状态表state table,包含输入,包含输入,现态,次态。现态,次态。第16页/共60页17SR latches 是时序电路是时序电路!注意到注意到 SR=00,Q 的次的次态可能为态可能为“0”,也可能为,也可能为“1”,依赖于,依赖于
11、Q 的现态的现态.同样的输入产生了不同的同样的输入产生了不同的输出,与锁存器的当前状输出,与锁存器的当前状态有关。态有关。与组合电路不同与组合电路不同。第17页/共60页18 SR=11?Qnext=Qnext=0 与与 Q,Q 互补的假设相反。互补的假设相反。若此时若此时SR同时变化,同时变化,S=0 且且 R=0,则:,则:Qnext=(0+0)=1Qnext=(0+0)=1Qnext=Qnext=1 返回到返回到 NOR 输入端,输入端,使得:使得:Qnext=(0+1)=0Qnext=(0+1)=0电路进入到一个无限循环,电路进入到一个无限循环,Q,Q 不断不断在在 0 和和 1 之间
12、变化。之间变化。所以要求所以要求 不能出现不能出现SR=11!总结:当有效电平同时撤消时,次态不确定。总结:当有效电平同时撤消时,次态不确定。所以所以 SR=0 为或非门为或非门SR锁存器的锁存器的约束条件约束条件。Qnext=(R+Qcurrent)Qnext=(S+Qcurrent)00000011第18页/共60页19SR latchSR锁存器的其它形式锁存器的其它形式:用用 NAND 取代取代 NOR 成为成为 SR latch.在任何时刻,输入都能直接在任何时刻,输入都能直接影响影响输出的状态。输出的状态。没有控制信号!没有控制信号!第19页/共60页20带有控制端的带有控制端的 S
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 触发器 学习 教程
限制150内