计算机组成原理期末试题及答案.doc
《计算机组成原理期末试题及答案.doc》由会员分享,可在线阅读,更多相关《计算机组成原理期末试题及答案.doc(10页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、.word.第一章第一章 计算机系统概论计算机系统概论计算机的硬件是由有形的电子器件等构成的,它包括运算器运算器、存储器存储器、控制器控制器、适配器、输入输出设备适配器、输入输出设备。早起将运算器和控制器合在一起称为 CPU中央处理器。目前的 CPU 包含了存储器,因此称为中央处理器。存储程序并按地址顺序执行存储程序并按地址顺序执行,这是冯诺依曼型计算机的工作原理,也是 CPU 自开工作的关键。计算机系统是一个有硬件、软件硬件、软件组成的多级层次构造,它通常由微程序级、一微程序级、一般程序级般程序级、操作系统级操作系统级、汇编语言级汇编语言级、高级语言级高级语言级组成,每一级上都能进展程序设计
2、,且得到下面各级的支持。习题:4 4诺依曼型计算机的主要设计思想是什么?它包括那些主要组成局部?主要设计思想是:存储程序通用电子计算机方案,主要组成局部有:运算器、逻辑控制装置、存储器、输入和输出设备5 5 什么是存储容量?什么是单元地址?什么是数据字?什么是指令字?存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号,称为单元地址。如果某字代表要处理的数据,称为数据字。如果某字为一条指令,称为指令字7 7 指令和数据均存放在内存中,计算机如何区分它们是指令还是数据?每一个根本操作称为一条指令,而解算某一问题的一串指令序列,称为程序第二章第二章 运算方法和运算器运算方法和运算器按
3、 IEEE754IEEE754 标准,一个浮点数由符号位符号位 S S、阶码阶码 E E、尾数尾数 M M 三个域组成。其中阶码阶码 E E的值等于指数的真值指数的真值 e e 加上一个固定偏移值固定偏移值。数的真值变成机器码时有四种表示方法:原码表示法原码表示法,反码表示法反码表示法,补码表示法补码表示法,移码表示法移码表示法。其中移码移码主要用于表示定点数的阶码表示定点数的阶码 E E,以利于比拟两个指数的大小和.word.对阶操作。直接使用西文标准键盘输入汉字,进展处理,并显示打印汉字,是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。1 第三章第三章 内部
4、存储器内部存储器对存储器的要求是容量大容量大、速度快速度快、本钱低本钱低。为了解决这三方面的矛盾,计算机采用多级存储体系构造多级存储体系构造,即 cachecache、主存和外存主存和外存。CPU 能直接访问内存cache、主存,但不能直接访问外存。存储器的技术指标有存储容量、存取时间、存储周期、存储容量、存取时间、存储周期、存储器带宽存储器带宽。双端口存储器双端口存储器和多模块穿插存储器多模块穿插存储器属于并行存储器构造。前者采用空间并行技术,后者采用时间并行技术。这两种类型的存储器在科研和工程中大量使用。cache 是一种高速缓冲存储器,是为了解决 CPU 和主存之间速度不匹配而采用的一项
5、重要的硬件技术,并且开展为多级 cache 体系,指令 cache 与数据 cache 分设体系。要求 cache 的命中率接近于 1。主存与 cache 的地址映射地址映射有全相联、直接、组相全相联、直接、组相联联三种方式。其中组相联方式是前二者折衷方案组相联方式是前二者折衷方案,适度地兼顾了二者的优点又尽量防止其缺点,从灵活性、命中率、硬件投资来说较为理想,因而得到了普遍采用。习题:习题:1 1 设有一个具有 20 位地址和 32 位字长的存储器,问:1该存储器能存储多少个字节的信息?2如果存储器由 512K8 位 SRAM 芯片组成,需要多少片;3需要多少位地址做芯片选择?(1)字节M4
6、832*220(2)片84*28*51232*1024KK(3)1 位地址作芯片选择2 2 某 64 位机主存采用半导体存储器,其地址码为 26 位,假设使用 4M8 位 DRAM 芯片组成该机所允许的最大主存空间,并选用内存条构造形式,问:1 假设每个内存条 16M64 位,共需几个内存条?.word.2每个内存条共有多少 DRAM 芯片?3主存共需多少 DRAM 芯片?CPU 如何选择各内存条?(1).共需模块板数为 m:m=224=4(块)(2).每个模块板内有 DRAM 芯片数为 32(片)(3)主存共需 DRAM 芯片为:4*32=128(片)每个模块板有 32 片 DRAM 芯片,
7、容量为 16M64 位,需 24 根地址线(A23A0)完成模块板内存储单元寻址。一共有 4 块模块板,采用 2 根高位地址线,通过 2:4译码器译码产生片选信号对各模块板进展选择。3 3 用 16K8 位的 DRAM 芯片构成 64K32 位存储器,要求:(1)画出该存储器的组成逻辑图。(2)设存储器读/写周期为 0.5us,CPU 在 1us 内至少要访问一次。试问采用哪种刷新方式比拟合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?(1)根据题意,存储总容量为 64KB,故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片,共需 16 片。芯片
8、本身地址线占 14 位,所以采用位并联与地址串联相结合的方法来组成整个存储器,其组成逻辑图如下图,其中使用一片 2:4 译码器。(2)根据条件,CPU 在 1us 内至少访存一次,而整个存储器的平均读/写周期为 0.5us,2:4 译码器A14A15CS3CS2CS0CS1D0D7A13A0.word.如果采用集中刷新,有 64us 的死时间,肯定不行,如果采用分散刷新,那么每 1us只能访存一次,也不行,所以采用异步式刷新方式。假定 16K*1 位的 DRAM 芯片用 128*128 矩阵存储元构成,刷新时只对 128 行进展异步方式刷新,那么刷新间隔为 2ms/128=15.6us 可取刷
9、新信号周期 15us。刷新一遍时间15us1281.92ms6 6 用 32K8 位的 E2 PROM 芯片组成 128K32 位的只读存储器,试问:1数据存放器多少位?2地址存放器多少位?3共需多少个 E2 PROM 芯片?4画出磁存储器组成框图。答1系统 16 位数据,所以数据存放器 16 位2系统地址 128K217,所以地址存放器 17 位(3)共需要 8 片组成框图如下CPU地址存放器数据存放器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4译码器CS0CS3A16A15.word.一个组相联 cache 由 64 个行组
10、成,每组 4 行。主存储器包含 4K 个块,每块 128 个字。请表示内存地址的格式。64 行.4 行一组,共 644=16 组,主存储器有 4k 个快,每块 128 字,212第五章第五章 中央处理器中央处理器CPUCPU 是计算机的中央处理部件,具有指令控制指令控制、操作控制操作控制、时间控制时间控制、数据加工数据加工等根本功能。早期的 CPU 由运算器运算器和控制器控制器两大局部组成。随着高密度集成电路技术的开展,当今的 CPU 芯片变成运算器、运算器、cachecache 和控制器控制器三大局部,其中还包括浮点数运算器浮点数运算器、存储管理部件存储管理部件等。CPU 中至少要有如下六类
11、存放器:指令存放器指令存放器、地址存放器、数、地址存放器、数据缓冲存放器、通用存放器、状态条件存放器据缓冲存放器、通用存放器、状态条件存放器。微程序设计技术是利用软件方法设计操作控制器的一门技术,具有规整性规整性、灵活灵活性性、可维护性可维护性等一系列优点,因而在计算机设计中得到了广泛的应用。但是随着 ULSI技术的开展和对机器速度的要求,硬连线逻辑设计思想又得到了重视。硬连线控制器的根本思想是:某一微操作信号是指令操作码译码输出某一微操作信号是指令操作码译码输出、时序信号和状态条件信号的时序信号和状态条件信号的.word.逻辑函数,即用布尔代数写出逻辑表达式,然后用门电路、触发器等器件实现。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 期末 试题 答案
限制150内