数字集成电路电路设计全解.pptx
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《数字集成电路电路设计全解.pptx》由会员分享,可在线阅读,更多相关《数字集成电路电路设计全解.pptx(56页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、2023/3/171第2章 电路图基础2.12.22.32.42.5 MOS晶体管传输门逻辑门理解电路图的连接关系基本电学定律第1页/共56页2023/3/1722.1 MOS 晶体管CMOS导通条件阈值损失第2页/共56页2023/3/1732.1 MOSFET Structure第3页/共56页2023/3/174MOSFET Structure第4页/共56页2023/3/175NMOS and PMOS with Well第5页/共56页2023/3/176导通条件第6页/共56页2023/3/177NMOS单管开关第7页/共56页2023/3/178PMOS单管开关第8页/共56页2
2、023/3/179CMOS开关RETURN第9页/共56页2023/3/17102.2 逻辑门(Gate)逻辑门可以直接或者组合形成布尔逻辑函数。几乎任何布尔逻辑都可以由单个逻辑门实现,但通常并不这样做。反相器与非门或非门复合逻辑门第10页/共56页2023/3/17112.2.1 反相器inOut0110第11页/共56页2023/3/17122.2.2 两输入与非门(NAND2)In1In2Out001011101110第12页/共56页2023/3/17132.2.3 两输入或非门(NOR2)In1In2Out001010100110第13页/共56页2023/3/17142.2.4 C
3、MOS复合逻辑门同一个组合逻辑可以用不同的电路来实现设计原则包含的门数及管数尽可能的少门的连接关系尽量简单多用反相门(NAND、NOR等),少用同相门(AND、OR等)设计目标减少芯片面积降低芯片成本缩短互连线提高传输速度第14页/共56页2023/3/17152.2.4 CMOS复合逻辑门第15页/共56页2023/3/17162.2.4 CMOS复合逻辑门P管:并与串或N管:串与并或S1S2VDDY第16页/共56页2023/3/17172.2.4 CMOS复合逻辑门第17页/共56页2023/3/17182.2.4 CMOS复合逻辑门第18页/共56页2023/3/17192.2.4 C
4、MOS复合逻辑门异或门同或门第19页/共56页2023/3/17202.3 传输门ABOUT00弱 001010X11000101110X11弱 1IN00001111应用多路选择器异或门、同或门运算电路(如加法器)时序部件第20页/共56页2023/3/17212.3 利用传输门实现异或逻辑第21页/共56页2023/3/1722镜像电路 实现XOR的镜像电路第22页/共56页2023/3/1723镜像电路 实现XOR的镜像电路电路对称版图结构对称第23页/共56页2023/3/1724镜像电路 实现XNOR的镜像电路镜像电路实现第24页/共56页2023/3/1725准nMOS电路 准nM
5、OS结构nMOS 逻辑电路用1个pFET为负载第25页/共56页2023/3/1726准nMOS电路 准nMOS反相器:输出低电平第26页/共56页2023/3/1727准nMOS电路 准nMOS反相器:实例第27页/共56页2023/3/1728准nMOS电路 准nMOS NAND2/NOR2第28页/共56页2023/3/1729准nMOS电路 准nMOS AOI第29页/共56页2023/3/1730准nMOS电路 准nMOS特点优点电路简单,需要FET数少,占用芯片面积少 CMOS门:N个输入需要2N个FET 准nMOS门:N个输入需要N+1个FET适用于版图面积受限或者扇入很大或者速
6、度要求较快的场合缺点低电平VOL与pFET和nFET的尺寸比有关(有比逻辑)存在静态功耗(输出低电平时,pFET与PDN形成导电通道)第30页/共56页2023/3/1731动态CMOS电路 基本结构预充电管:提供输出高电平时钟信号:控制电路的工作并实现同步求值控制管:保证预充电期间无静态功耗实现逻辑操作输出电容:包括结电容、扇出门输入电容和布线电容,保持预充电电平第31页/共56页2023/3/1732动态CMOS电路 版图:NAND3第32页/共56页2023/3/1733动态CMOS电路(存在的问题)1、输入变量只能在预充电期间变化,在求值阶段必须保持稳定 时钟上升沿前:Ma、Mb均截止
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字集成电路 电路设计
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内