数字电路逻辑设计第四章精品文稿.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《数字电路逻辑设计第四章精品文稿.ppt》由会员分享,可在线阅读,更多相关《数字电路逻辑设计第四章精品文稿.ppt(55页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、数字电路逻辑设计第四章1第1页,本讲稿共55页 第4章 组合逻辑电路 组合逻辑电路设计 组合逻辑电路分析 本章重点 2第2页,本讲稿共55页数 字 系 统逻 辑 电 路组合逻辑电路组合逻辑电路时序逻辑电路3第3页,本讲稿共55页组合逻辑电路的特点 结构特点:基本上由门电路组成;只有从输入端到输出端的直接通路,而没有从输出端到输入端的反馈回路;电路中不包含具有记忆功能的存储元件 逻辑特点:任何时刻电路的输出仅仅取决于该时刻的输入信号,而与这一时刻输入信号作用之前电路原来所处的状态无关 4第4页,本讲稿共55页组合逻辑电路的一般框图描述 组 合 逻辑 电 路x1x2xnZ1Z2ZnZ1f1(x1,
2、x2,xn)Z2f2(x1,x2,xn)Znfn(x1,x2,xn)5第5页,本讲稿共55页 4.1 组合逻辑电路分析 分析目的-根据给定逻辑电路,找出该电路的逻辑功能 组合逻辑电路分析是建立在逻辑代数基础上的,大部分分析步骤与逻辑函数的运算、化简和变换有关;常见的典型组合逻辑电路有:编码器、译码器、数据选择/分配器、全加器、数值比较器、奇偶产生/校验器等6第6页,本讲稿共55页组合逻辑电路分析例ABABA BABF11 1 1 1(真值表略)异或逻辑 4.1 组合逻辑电路分析 7第7页,本讲稿共55页 4.1 组合逻辑电路分析 组合逻辑电路分析的一般步骤逻 辑 图 逐级写出输出表达式化简和变
3、换列真值表概括电路逻辑功能8第8页,本讲稿共55页组合逻辑电路分析例&ABF11ABABA B(真值表略)同或逻辑4.1 组合逻辑电路分析 9第9页,本讲稿共55页1 1 0 11 0 0 1+)加数 10第10页,本讲稿共55页1 1 0 11 0 0 1+)0 1 加数和进位11第11页,本讲稿共55页1 1 0 11 0 0 1+)1 0 0 1 加数和进位12第12页,本讲稿共55页1 1 0 11 0 0 1+)1 1 0 0 0 1 加数和进位13第13页,本讲稿共55页1 1 0 11 0 0 1+)0 1 1 01 0 0 1 加数和进位14第14页,本讲稿共55页1 1 0
4、11 0 0 1+)1 0 1 1 01 0 0 1 加数和进位15第15页,本讲稿共55页1 1 0 11 0 0 1+)1 0 1 1 01 0 0 1 加数和进位逢二进一 各位相加时实际上是两个加数和低位来的进位三个数相加 各位加法运算产生的结果都是本位和和向高位的进位16第16页,本讲稿共55页 4.1.1 半加器 加法运算规律:1 1 0 11 0 0 1+)1 0 1 1 01 0 0 1 加数和进位逢二进一 各位相加时实际上是两个加数和低位来的进位三个数相加 各位加法运算产生的结果都是本位和和向高位的进位17第17页,本讲稿共55页 4.1.1 全加器 半加运算和半加器 仅仅是两
5、个加数相加求和,不考虑低位进位,称为半加运算。半加运算产生“半加和”和“半加进位”,半加运算是一种过渡性的不完整加法运算。能完成半加运算的电路称为半加器18第18页,本讲稿共55页半加器A BSCO0000011010101101 列出半加运算的真值表,进而得出半加器的逻辑函数表达式和逻辑图&=1ABSCOABSCO半加器逻辑符号 4.1.1 全加器 19第19页,本讲稿共55页ABCI=1=1&FCO20第20页,本讲稿共55页ABCI=1=1&FCO21第21页,本讲稿共55页ABCI=1=1&FCO22第22页,本讲稿共55页ABCI=1=1&FCO23第23页,本讲稿共55页ABCI=
6、1=1&FCO24第24页,本讲稿共55页ABCI=1=1&FCO25第25页,本讲稿共55页CIABFCO000000011001010011011001010101110011111126第26页,本讲稿共55页CIABFCO0000000110010100110110010101011100111111两个加数和低位来的进位相加求和的运算,称为全加运算。27第27页,本讲稿共55页全加器 全加器的真值表CIi-1AiBiFiCOi0000000110010100110110010101011100111111全加器的表达式一位全加器的逻辑符号CICO 4.1.1 全加器 28第28页,本
7、讲稿共55页逐位进位全加器B1A1F1CICOB2A2F2CICOB3A3F3CICOCIB0A0F0CO 四个一位全加器构成4位逐位进位加法器,由于逐级运算需要消耗许多时间,因此运算速度较慢,实用的全加器是超前进位全加器 4.1.1 全加器 29第29页,本讲稿共55页超前进位全加器 在超前进位全加器中,只需经历较少级数门的延迟时间获得各位的进位信号,几乎同时完成全加,输出全加和和向更高位的进位信号。常用的中规模超前进位全加器集成电路有:CT54/74283,CT54S/74283,CT54LS/74LS283,CC4008等 4.1.1 全加器 30第30页,本讲稿共55页&1111B4
8、A3A4B3 A2B2A1B1CI1&111CO4F4F3F2F1Y3X3Y4X4Y2Y1X2X1&1111111=1=1=1=14位超前进位全加器CT54/74283逻辑图31第31页,本讲稿共55页030303PQCICO4位全加器逻辑符号32第32页,本讲稿共55页减法电路减法电路全减器全减器0101110101)01010AnBnDnC*n为为n位向位向n+1位的借位位的借位C*n-1为为n-1位向位向n位的借位位的借位33第33页,本讲稿共55页AnBnC*n-1&=1=1&1DnC*nP-QP-QBOPQBIAnBnC*n-1DnC*n逻辑符号逻辑符号34第34页,本讲稿共55页
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 逻辑设计 第四 精品 文稿
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内