数字电子线路时序逻辑电路的设计与分析.pptx
《数字电子线路时序逻辑电路的设计与分析.pptx》由会员分享,可在线阅读,更多相关《数字电子线路时序逻辑电路的设计与分析.pptx(102页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、表4-1 五种触发器的逻辑功能表名称项目R-SDJ-KTT功能置0置1保持翻转特性方程(约束式)=D说明:“”符号表示触发器具有该项功能。R-S、D、J-K、T四种触发器分别以输入信号命名,T触发器特殊。第1页/共102页一、基本R-S触发器 基本R-S触发器是结构最简单的触发器,又是构成各类触发器的基本单元。触发器的记忆原理是把输出信号引回输入端,形成信号反馈,使电路中构成自锁定功能。1、输入信号高电平有效的基本R-S触发器 输入信号高电平有效的基本R-S触发器要用或非门构成。(1)逻辑真值表和特性方程第2页/共102页表4-2高电平有效的基本R-S触发器逻辑功能真值表输入信号输出信号QnR
2、SQn1000000110100011(不定)100110111100111(不定)第3页/共102页图4-1 或非门基本R-S触发器逻辑化简第4页/共102页高电平有效触发器的特性方程:表达式两边同时取反,并把右边变为或非结构:约束R、S不能同时为1:第5页/共102页图4-2 或非门基本R-S触发器电路、标准画法第6页/共102页(3)功能分析R1(有效态)、S0(无效态)时,无论触发器的现态Qn为何值,次态都为0,Qn10,称为触发器置0(也称复位RESET)。R0(无效态)、S1(有效态)时,无论触发器的现态Qn为何值,次态都为1,Qn11,称为触发器置1(又叫置位SET)。R0,S0
3、(两信号都无效)时,两个与非门相互锁定,保持触发器的原来状态,Qn1Qn,称为触发器的保持态。R1,S1(两个信号都有效)时,两个与非门输出都为1,为异常的不定态。显然这种情况是不允许出现的,在使用中要注意约束。第7页/共102页表4-3 或非门结构R-S触发器的逻辑功能RS逻辑功能00保持(Qn1=Qn)01置1(Qn1=1)10置0(Qn1=0)11不定态图4-3 或非结构R-S触发器的波形图第8页/共102页图4-4 实际产品CC4044B的单元电路第9页/共102页2、输入信号为低电平有效的基本R-S触发器用、表示触发器的两个低电平有效的输入信号。表4-4 输入信号为低电平有效的基本R
4、-S触发器的全状态真值表输入信号输出信号000001001010110100101011011111第10页/共102页图4-5 与非结构R-S触发器的逻辑化简第11页/共102页与非门基本R-S触发器的特性方程:+=1为约束表达式,约束、不能同时为0。应用德摩根定律把主式变换为与非-与非式:第12页/共102页图4-6 与非门结构的基本R-S触发器第13页/共102页(1)功能分析(有效态)、(无效态)时,无论触发器的现态Qn为何值,次态都为0,Qn10,称为触发器置0(也称复位RESET)。(无效态)、(有效态)时,无论触发器的现态Qn为何值,次态都为1,Qn11,称为触发器置1(又叫置位
5、SET)。、(两信号都无效)时,两个与非门相互锁定,保持触发器的原来状态,Qn1Qn,称为触发器的保持态。、(两个信号都有效)时,两个与非门输出都为1,为异常的不定态。显然这种情况是不允许出现的,在使用中要注意约束。第14页/共102页表4-5 与非门结构R-S触发器的逻辑功能表 逻辑功能0 0不定态0 1置0(Qn1=0)1 0置1(Qn1=1)1 1保持(Qn1=Qn)图4-7 与非结构R-S触发器的波形图第15页/共102页图4-8 74279内部结构和引脚分布第16页/共102页图4-9 4043B的单元电路(a)单元电路 (b)E信号逻辑 (c)引脚信号第17页/共102页二、D触发
6、器和J-K触发器1、D触发器 D触发器的输入信号只有1个,名称为D。D触发器是用基本R-S触发器附加转换逻辑实现的。表4-6 D触发器逻辑功能表D逻辑功能0置0(Qn1=0)1置1(Qn1=1)第18页/共102页图4-10 D触发器构成及符号第19页/共102页D触发器的特性方程:2、J-K触发器表4-7 J-K触发器的逻辑功能表JK逻辑功能00保持(Qn1=Qn)01置0(Qn1=0)10置1(Qn1=1)11翻转()第20页/共102页 J-K触发器的功能可用D触发器转换实现,转换逻辑是:图4-11 D触发器转换为J-K触发器(a)D转换为J-K(b)J-K触发器符号第21页/共102页
7、三、同步触发器1、同步控制信号 触发器的输入信号直接影响输出端的状态,影响触发器的使用。给触发器增加时钟脉冲(CP),用于控制输入信号对输出端产生作用的时间(或时刻)。有CP信号的触发器叫做同步触发器。图4-12 同步D触发器结构第22页/共102页 CP是触发器的特殊输入信号,只控制输入信号对触发器输出端产生作用的时间(或时刻),不影响触发器的逻辑功能。CP信号对触发器产生控制作用称为触发。受CP信号控制的输入信号称为同步输入信号。CP信号的控制方式有电平触发和边沿触发两种类型。CP信号线加标“”符号表示边沿触发,无此符号为电平触发。电平触发又分为高电平触发和低电平触发(加“”表示)两种。边
8、沿触发也分为上升沿触发(正触发)和下降沿触发(负触发,加“”表示)两种。第23页/共102页 上升沿触发是触发器的状态变化发生在CP信号由低电平上升变为高电平的时刻,在真值表中用表示,在波形分析时,把箭头符号表在CP脉冲上,成为“”状。下降沿触发是触发器的状态变化发生在CP信号由高电平下降变为低电平的时刻,在真值表中用符号表示,在波形分析时,把箭头符号表在CP脉冲上,成为“”状。实际触发器产品的CP信号常以CLK或G命名,并按使用需要设置复位RD(又称作清除CLR)和置位SD(又称作预置PR)信号。复位信号RD和置位信号SD不受CP信号控制,称为直接输入信号(D脚标表示直接),RD和SD都是低
9、电平有效。第24页/共102页2、同步触发器的定型产品(1)独立结构的双D触发器7474和4013图4-13 7474的内部结构和引脚功能第25页/共102页表4-8 7474的电路功能(CP为高电平触发)独立结构的触发器使用灵活,多用于制作异步型时序逻辑电路,关联型结构则用于制作同步电路。CLRPRDCLKQn101010111001111第26页/共102页图4-14 4013的结构和引脚分布第27页/共102页(2)独立结构的双J-K触发器7476和4027图4-15 7476的内部结构和引脚功能第28页/共102页表4-9 7476J-K触发器功能表CLRPRJKCLKQn1LH0HL
10、1HH00QnHH010HH101HH11第29页/共102页图4-16 J-K触发器的波形图第30页/共102页图4-17 4027双J-K触发器第31页/共102页(3)多端同名输入的触发器图4-18 74110的内部结构及引脚功能第32页/共102页图4-19 4095的内部结构及引脚功能第33页/共102页3、T触发器和T触发器 T触发器和T触发器是两种用于制作计数器的同步触发器。实用中的T触发器和T触发器都是通过功能转换实现的。(1)T触发器 T触发器的特性方程是:表4-10 T触发器逻辑功能表TQn+101 保持功能:Qn+1=Qn翻转功能:Qn+1=第34页/共102页图4-20
11、 用J-K触发器转换T触发器第35页/共102页(2)T触发器 T触发器是特殊类型,只有翻转功能,并只有一个CP输入信号,其特性方程为:Qn+1=图4-21 用D触发器和J-K触发器转换T触发器第36页/共102页第2节 时序逻辑电路分析一、时序逻辑电路组成1、时序逻辑电路的构成方式时序逻辑电路的主体结构是用触发器构成记忆(存储)电路,必要时再配备一些组合电路。第37页/共102页图4-22 时序电路结构示意图 按时序电路中触发器的动作特点,可分为同步时序电路和异步时序电路两类。第38页/共102页 2、触发器在时序电路中的应用 时序电路的逻辑功能主要取决于构成存储电路的触发器种类及其使用方式
12、。不同逻辑功能的触发器适用于不同电路环境的需要。表4-11 五种触发器常见的使用方式触发器名称在电路中常见的应用方式R-S独立做数据锁存器使用,在D、J-K触发器中做清除(CLR)和预置(PR)端 D数据存储、信号状态保持、转换为T触发器J-K构成各种进制的计数器,转换为T和T触发器T作信号保存及换相、构成计数器和定时器、转换为T触发器T二进制计数器的最低位、2分频器第39页/共102页二、成品时序逻辑电路分析 1、寄存器寄存(锁存)信息是D触发器的基本应用,按功能可分为数码寄存器和移位寄存器两种。一个D触发器存放一位二进制代码,N个触发器组成可存放N位代码的寄存器。(1)数码寄存器数码寄存器
13、按存储数据的位数用多个D触发器并排方式构成,采用同步式结构,把各触发器的CP信号接在一起。第40页/共102页图4-23 四位数码寄存器第41页/共102页图4-24 四位D寄存器4076结构和引脚信号第42页/共102页表4-12 电路功能表CPDQn1状态110101高阻高阻态0000清零00111Qn保持00110Qn00101Qn00100,0,1Qn0010000置数0011第43页/共102页(2)移位寄存器 对数据有移位功能的寄存器称为移位寄存器,用多个D触发器彼此以输出端接输入端的串联方式连接,采用同步触发移位,它能在移位脉冲作用下将数据逐位移动。1)单向移位寄存器 单向移位寄
14、存器分左移位和右移位两种,两种单向移位寄存器的结构相同,只是各触发器的连接方式变换一下方向。左移位寄存器是指数据以串行方式从寄存器右端(低端)输入,在移位脉冲控制下逐位左移,经N次移位,数据全部移入寄存器到达对应位置可以并行方式输出,实现串行数据向并行数据的转换。第44页/共102页图4-25 左移寄存器第45页/共102页图4-26 左移寄存器工作时序图第46页/共102页图4-27右移寄存器第47页/共102页图4-27(b)右移寄存器工作波形第48页/共102页2)双向移位寄存器图4-28 双向移位寄存器第49页/共102页图4-29 74194内部电路第50页/共102页表4-13 7
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子线路 时序 逻辑电路 设计 分析
限制150内