考研复试数电模电.pdf
《考研复试数电模电.pdf》由会员分享,可在线阅读,更多相关《考研复试数电模电.pdf(79页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、数字电路根本概念一.根本概念。1 .门是实现一些根本逻辑关系的电路。2.三种根本逻辑是与、或、非。3 .与门是实现与逻辑关系的电路,或门是实现或逻辑关系的电路,非门是实现非逻辑关系的电路。4 按集成度可以把集成电路分为小规模(S S I)中 规 模(MS I)大 规 模(LS I)和超 大 规 模(V LS I)集成电路。5 .仅有一种载流子参与导电的器件叫单极性器件;有两种载流子参与导电的器件叫双极性器件。单极性器件主要有:双极性器件主要有:1 /206.T T L 门电路的低电平噪声容限为V=V-V高电平噪声容限为V二 V -V21 203/204/205/207.直接把两个门的输出连在一
2、起实现“与逻辑关系的接法叫线与;集电极开门路可以实现线与;普 通T T L门不能实现线与。8.三态门的输出端可以出现高电平、低电平和高阻三种状态。9.三态门的主要用途是可以实现用一条导线 总线)轮流传送几个不同的数据或6/20控制性号。1 0.用工作速度来评价集成电路,速度快的集成电路依次是1 1 .用抗干扰能力来评价集成电路,抗干扰能力的集成电路一次是1 2.C M O S门电路的输入阻抗很高,所以静态功耗很小,但由于存在输入电容,所以随着输入信号频率的增加,功耗也会增加。1 3.逻代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。I I:O W W 樱】摩 涨 孰 歌 蠲 睡 表 示
3、 两 种 状 态。1 6 .描述逻辑函数各个变量取值组合和函数值对应关系的代数式叫函数表达式。1 7.逻辑函数表达式的标准形式有标准与或式即最小项表达式和标准或与式即最大项表达式。1 8.逻辑函数的化简方法有代数法即公式法和图形法与卡诺图法。1 9 .最简与或式是指乘积项数最少,乘积项中的变量个数最少的与或式。7/2020.约束项是不会出现的变量组合,其值总为0.21.约束条件是由约束项加起来构成的逻辑表达式,是一个值恒为0的条件等式。22.按逻辑功能的特点,数字电路可以分为组合逻辑电路和时序逻辑电路两大类。23.用二进制代码表示有关对象的过程叫二进制编码:n为二进制编码器有2n个输入,有n个
4、输出。8/2024.将十进制数的十个数字编成二进制代码的过程叫二一十进制编码,简称为B C D 编码。25 .在几个信号同时输入时,只对优先级低额最高的进展编码叫优先编码。9/2026.把代码的特定含义“翻译”出来的过程叫码译;n 位二进制译码器有n 个输入,有 2“个输出。,工作时译码器只有一个输出有效。27.两个一位热劲制数相加叫做半加。两个同位的加和来自低位的进位三者相加10/20叫做全加。2 8.从假设干输入数据中选择一路作为输出叫多路选择器。11/202 9.组合逻辑电路任意一时刻的输出仅仅取决于该时刻的输入,而与过去的输入无关。12/2030.组合逻辑电路的特点:由逻辑门构成,不含
5、记忆元件。无法馈线。31.竞争:信号经由不同的途径到达某一会合点时间有先有后。32.宣 奥 _由于竞争而引起电路数处发生瞬间错误的现象。33.常用中规模组合逻辑电路:编码器、译码器、数据选择器、比拟器和加法器。13/2014/20数字电路根本概念15/20第一章16/20由于模拟信息具有连续性,实用上难于存储、分析和传输,应用二值数值逻辑构成的数字电路或数字系统较易克制这些困难,其实质是利用数字1 和 0 来表示这些信息。1.二值数值逻辑:常用数字0 和 1 来表示数字信号,这里的0 和 1 不是十进制的数字,而是17/20逻 辑 0 和 逻 辑 1。22.为什么计算机或数字系统常用二进制数?
6、答:(1)二进制的数字装置简单可靠,所用元件少;二进制只有两个数码0 和 1,因此,它的每一位数可用任何具有两个不同稳定状态的元件来表示。12.正逻辑:1 表示高电平,0 表示低电平。13.负逻辑:与正逻辑相反。18/20(2)二进制的根本运算规那么简单,运算操作方便。19/20缺点:二进制表示一个数时,位数多;将人们熟悉的十进制数输入计算机时,需要转换成二20/20计算机的资料中常采用十六进制和八进制来表示二进制数。UNIX系统的档案权限使用八进制,十六进制常用于数字技术、微处理器、计算机和数据通信中。进制数,运算后,再将二进制数转换成十进制的数显示。21/202 5.B C D码可分为有权
7、码和无权码两类:有权B C D码有8 4 2 1 码、2 4 2 1 码、54 2 1 码,其中8 4 2 1码是最常用的;无权B C D码有余3码、格雷码等。2 6.8 4 2 1 B C D 码是最根本和最常用的B C D 码,它和四位自然二进制码相似,各位的权值为8、4、2、1,故称为有权B C D 码。2 3.八进制和十六进制:由于使用二进制数经常是位数很多,不便书写和记忆,因此在数字2 2/2 02 4.B C D 码:在这种编码中,用 4位二进制数来表示十进制数中的0-9 十个数码。23/2024/202 7.逻辑代数,又称布尔代数:逻辑代数是按一定的逻辑规律进展运算的代数,虽然它
8、和普25/20通代数一样也是用字母表示变量,但逻辑代数中的变量(逻辑代数)只有两个值,即 0 和 1,26/20没有中间值,且0和1并不表示数量的大小,而是表示对立的逻辑状态。27/2028.与逻辑:只有当一件事的几个条件全部具备后,这件事才发生。28/2029/2030/2031/2032/2033/2034/2035/2036/2037/2038/2039/207.利用二极管和B J T 构成的与或非三种门电路的缺点:由于输出阻抗比拟大,带负载能力差,开关性能也不理想,比拟慢。8.T T L 逻辑门电路是由假设干B J T 和电阻构成的,其根本环节是带电阻负载的B J T 反相器(非门)。
9、9.B J T 反相器的动态性能:B J T 开关速度受到限制的原因:由于B J T 基区存储电荷的影响,电荷的存入和消散需要一定的时间。1 0.T T L 采用输入级以提高工作速度,采用推拉式输出级以提高开关速度和带负载能力。1 1.T T L 与非门电路的主要特点:电路的输入端采用了多发射极的B J T。1 2.三态门:除了具备一般与非门输出电阻较小的高、低电平状态,还具有高输出电阻的第三状态,称为高阻态;既保持了推拉式输出级的优点,又能做线与连接。3 7.T T L 电路TTL电路以双极型晶体管为开关元件,所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进展
10、电传导的器件。它具有速唐高(开关速唐快)、驱动能力强等优点.但其功耗较大,集成度相对较低。C M O S 电路M O S 电路又称场效应集成电路,属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子 电子或空穴)进展电传导。它的主要优点是输入阻抗高、功耗低、抗干拚能力强且适合大知模集成。4 0 .C M O S 与 T T L 相比拟,它的功耗低,扇出系数大(指带同类门负载),噪声容限大,开关速度与T T L 接近。4 1 .抗干扰措施:(1)多余输入端的处理措施:一般不让多余的输入端悬空,以防止干扰信号的引入。(2)去耦合滤波器:滤除较大的脉冲电流或尖峰电流,(3)接地和安装工
11、艺:正确的接地技术可以降低电路噪声;良好的安装工艺可以减少接线电容而导致寄生反响有可能引起寄生振荡。48.逻辑非门(反相器)电路的主要技术参数为:扇出数、噪声容限、传输延迟时间、功耗、功耗-延迟时间积。第三章1.组合逻辑电路:在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与先前状态无关的逻辑电路。2 .组合逻辑电路的特点:(1)输入输出之间没有反响延迟通路;(2)电路中不含记忆单元;(3)由逻辑门构成;(4)输出与电路原来状态无关。5 .逻辑代数,又称布尔代数:逻辑代数是按一定的逻辑规律进展运算的代数,虽然它和普通代数一样也是用字母表示变量,但逻辑代数中的变量(逻辑代数)只有两个值,
12、即0 和1,没有中间值,且 0和 1 并不表示数量的大小,而是表示对立的逻辑状态。6 .逻辑函数可用真值表、逻辑表达式、卡诺图和逻辑图四种方式表达。9.半加器:可用于实现两个一位二进制数的相加。10.竞争冒险:由于从输入到输出的过程中,不同通路上门的级数不同,或者门电路平均延迟时间的差异,使信号从输入经不同通路传输到输出级的时间不同,从而导致逻辑电路产生40/20错误输出。11.竞争:信号经过不同路径在不同的时刻到达的现象;由此产生的干扰脉冲的现象叫做冒险。12.分析组合逻辑电路的目的是确定电路的逻辑功能,其大致步骤是:写出各输出端的逻辑表达式一化简和变换逻辑表达式一列出真值表一确定功能13.
13、应用逻辑门电路设计组合逻辑电路的步骤是:列出真值表一写出逻辑表达式(或填写卡诺图)一逻辑化简和变换一画出逻辑图第四章1.常用的组合逻辑部件:编码器、译码器、数据选择器、数据分配器、数值比拟器、奇偶校验/产生器、加法器、算术/逻辑运算单元2.编码:把二进制码按一定的规律编排,是每组代码具有一特定的含义(代表某个数或控制信号)。3.编码器:具有编码功能的逻辑电路。4.优先编码:允许同时在几个输入端有输入信号,编码器按输入信号排定的优先顺序,只对同时输入的几个信号中优先权最高的一个进展编码。5.优先编码器:识别请求信号的优先级别并进展编码的逻辑部件。6.译码:编码的逆过程,将具有特定含义的二进制码进
14、展区分,并转换成控制信号。7.译码器:具有译码功能的逻辑电路。8.唯一地址译码:将一系列代码转换成与之一一对应的有效信号;常用于计算机中对存储器单元地址的译码,即将每一个地址代码转换成一个有效信号,从而选中对应的单元。9.代码变换器:将一种代码转换成另一种代码。10.数据分配器:将一个数据源来的数据根据需要送到多个不同的通道上去,实现数据分配功能的逻辑电路。作用相当于多个输出的单刀多掷开关。11.数据选择器:经过选择,把多个通路的数据传送到唯一的公共数据通道上取。实现数据选择功能的逻辑电路称为数据选择器。作用相当于多个输入的单刀多掷开关。12.数值比拟器:对两数进展比拟,以判断其大小的逻辑电路
15、。13.半加器:只考虑两个加数本身,而没有考虑低位来的进位,完成这种加法功能的逻辑电路。14.全加器:能进展加数、被加数和低位来的进位信号相加,并根据求和结果给出该位的进位信号。15.串行进位:任一位的加法运算必须在低一位的运算完成后才能进展。16.超前进位加法逻辑:使每位的进位只由加数和被加数决定,而与低位的进位无关。17.补码=反码+118.反码=(2n1)一原码第五章1.构成时序逻辑电路的根本单元是触发器。2.触发器:能够存储一位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。3.触发器的电路结构分为根本R S触发器、同步R S触发器、主从触
16、发器、边沿触发器、维持阻塞触发器。4.与非门构成的根本R S触发器的功能表RSQ10141/2001011不变00不定R为置0端,S为置1端,与非门构成的根本RS触发器,R、S低电平有效5.或非门构成的根本RS触发器中,R,S高电平有效。6 .消除机械开关震动引起的脉冲:运用根本RS触发器;利用根本RS触发器的记忆作用可以消除开关震动所产生的影响。7.同 步RS触发器的约束条件:S R=O因为S=l,R=1时,状态不定。8.现态:现在的状态,CP作用之前的触发器状态。9.次态:下一个状态,CP作用之后的触发其状态。1 0 .主从触发器:有两级触发器构成,其中一级接收输入信号,其状态直接由输入信
17、号决定,称为主触发器,还有一级的输入与主触发器的输出连接,其状态由主触发器的状态决定,称为从触发器1 1 .主从RS触发器特点:(1)有两个同步RS触发器即主触发器和从触发器组成,他们受互补时钟信号控制(2)只在时钟脉冲的负跳沿(CP由1变0时刻,CP的下降沿)(3)对于负跳沿触发的触发器,输入信号必须在C P正跳沿前参加,为主触发器发生翻转做好准备,而CP正跳沿后的高电平要有一定的延迟时间,以确保主触发器到达新的稳定状态;CP的负跳沿使从触发器发生翻转时后,CP的低电平也必须有一定的延迟时间,以确保从触发器到达新的稳定状态。1 3 .脉冲工作特性:主从触发器对输入信号和时钟脉冲的要求。1 4
18、 .与主从触发器相比,同类工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。1 5.边沿触发器:触发器接收的是时钟脉冲CP的某一约定跳变(正跳变或负跳变)来到时的输入数据。在CP=1与C P =0期间以与CP非约定跳变到来时,触发器不接收数据。1 6 .电平触发器或电位触发器:当触发器的向步控制信号正为约定 1”或0电平时,触发器接收输入数据,此时输入数据D的任何变化都会在输出Q端得到反映;当E为非约定电平时,触发器状态保持不变。鉴于它接收信息的条件是E出现约定的逻辑电平.故称它为电位触发方式触发器,简称电位触发器。1 7 .至于电位触发器。只 要Z为约定电平,数据来到后就可立即被接收,它不
19、需像边沿触发器那样保持到约定控制信号跳变来到才被接收18.在边沿触发器中只有在时钟脉冲的上升沿或下降沿时刻,输入信号才能接收。1 9.转台转换图:通过描绘系统的状态与引起系统状态转换的事件,来表示系统的行为。此外状态转换图还指明了作为特定事件的结果系统将做那些动作(例如,处理数据)。因此状态转换图提供了行为建模机制。2 0 .直接预置和直接清零:预置和清零与CP无关。2 1 .JK触发器与RS触发器的不同之处是,它没有约束条件,在J=K=1时,每输入一个时钟脉冲后,触发器翻转一次。触发器的这种状态称为计数状态。由触发器翻转次数可以计算出输入时钟脉冲的个数。2 2 .JK触发器:J=K=0时,输
20、出不变;J=K=1时,每输入一个脉冲,输出就改变一次;其他时候,输出与J 一样。2 3 按逻辑功能不同分为:RS触发器、D触发器、JK触发器、T触发器。2 4 .按触发方式不同分为:电平触发器、边沿触发器和主从触发器。2 5 .按存储数据原理不同分为:静态触发器和动态触发器。42/202 6 .按构成触发器的根本器件不同分为:双极型触发器和M O S 型触发器。2 7 .触发器维持时间:为了工作可靠,时钟信号的状态必须保持一段时间,直到输出端电平稳定,这段时间称为维持时间2 8 .t :从时钟脉冲触发沿开场到一个输出端由0 变1 所需的延迟时间CPHL2 9 .t :从时钟脉冲触发沿开场到输出
21、端由1 变0 的延迟时间CP1I1.3 0 .最小工作周期二t tCPHL+CPHL3 1 .建立时间(s e t u p t i m e)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器。3 2 .保持时间(h o l d t i m e)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时间不够,数据同样不能被打入触发器。第六章1.时序逻辑电路:任一刻的输出信号不仅与当时的输入信号有关,而且还与电路原来的状态有关。2 .时序逻辑和组合逻辑的不同:(1)从逻辑功能来看,即定义的不同(2)从结构上来看,组合逻辑电
22、路仅由假设干逻辑门组成,没有存储电路,因而无记忆能力;而时序逻辑电路除包含组合电路外,还有存储电路,因而有记忆功能3.存储电路可用延迟元件组成,也可由触发器构成。4.时序逻辑电路的特点:(1)时序逻辑电路有组合电路和存储电路组成(2)时序逻辑电路中存在反响,因而电路的工作状态与时间因素相关,即时序电路的输出由电路的输入和电路原来的状态共同决定。7.时序逻辑电路可分为:同步时序电路和异步时序电路8.同步时序逻辑电路:在同步时序逻辑电路中,存储电路所有触发器的时钟输入端都接于同一个时钟脉冲源,因而,所有触发器的状态(即时序逻辑电路的状态)的变化都与所加的时钟脉冲信号同步。9 .异步时序逻辑电路:在
23、异步时序逻辑电路中,没有统一的时钟脉冲,有些触发器的时钟输入端与时钟脉冲相连,只有这些触发器的状态才与时钟脉冲同步,而其他触发器状态的变化并不与时钟脉冲同步。10.同步时序逻辑电路的速度高于异步时序电路,但电路结构一般较后者复杂。1 L 状态表:反响时序逻辑电路的输出、次态和电路的输入、现态间对应取值关系的表格。12 .状态图:反响时序逻辑电路状态转换规律与相应输入、输出取值关系的图形。13 .时序图:时序电路的工作波形图,能直观的描述时序电路的输入信号、时钟信号、输出信号与电路的状态转换等在时间上的对应关系。14.描述时序逻辑电路逻辑功能的方法有:逻辑方程式、状态表、状态图、时序图。逻辑方程
24、组是和具体时序电路直接对应的,状态表和状态图能给出时序电路的全部工作过程,时序图能更直观的显示电路的工作过程。15.分析时序逻辑电路的过程:由给定的时序电路,写出逻辑方程组一列出状态表一画出状态图或时序图f指出电路的逻辑功能16.设计时序逻辑电路的过程:根据要实现的逻辑功能,做出原始状态图或原始状态表一进展状态化简(状态合并)一状态编码(状态分配)一求出所选触发器的驱动方程、时序电路43/20的状态方程和输出方程f画出设计好的逻辑电路图其中画出正确的原始状态图或原始状态表是关键的一步。17.在分析方法上,异步时序逻辑电路和同步时序电路有什么不同?(1)同步时序电路中,各触发器的时钟输入都接至同
25、一个时钟脉冲源,因此各触发器的时钟信号CP的逻辑表达式可以不写(2)异步时序电路中,各触发器的时钟不同,必须考虑CP端的情况,写出CP的逻辑表达式。18.同步时序逻辑电路设计步喋:(1)由给定的逻辑功能求出原始状态图(2)状态化简(3)状态编码、并画出编码形式的状态图与状态表(4)选择触发器的类型与个数(5)求出电路的输出方程与各触发器的驱动方程(6)画出逻辑电路图,并检查自启动能力1 9 .原始状态图:直接由要现的逻辑功能能求得的状态转换图。2 0 .状态等价:是指在原始状态图中,如果有两个或两个以上的状态,在输入一样的条件下,不仅有一样的输出,而且向同一个次态转换,那么称这些状态是等价的。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 考研 复试 数电模电
限制150内