数字电路第4章组合逻辑电路.ppt
《数字电路第4章组合逻辑电路.ppt》由会员分享,可在线阅读,更多相关《数字电路第4章组合逻辑电路.ppt(108页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第四章组合逻辑电路第四章组合逻辑电路4.1组合逻辑电路的特点是组合逻辑电路的特点是:电路在任何时刻产生的稳定的输出信号,电路在任何时刻产生的稳定的输出信号,仅取决于该时刻的输入信号。而与输入信仅取决于该时刻的输入信号。而与输入信号作用前电路原来的状态无关。号作用前电路原来的状态无关。本章的重点:本章的重点:一是掌握常用的组合逻辑电路一是掌握常用的组合逻辑电路的逻辑功能、电路结构及其应用;二是掌握的逻辑功能、电路结构及其应用;二是掌握组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法5/20/2023阜师院数科院4.2 组合逻辑电路的分析与设计组合逻辑电路的分析与设计1.由给定的逻辑图逐级
2、写出逻辑关系表达式。由给定的逻辑图逐级写出逻辑关系表达式。分析步骤:分析步骤:2.用逻辑代数或卡诺图对逻辑代数进行化简。用逻辑代数或卡诺图对逻辑代数进行化简。3.列出输入输出状态表并得出结论。列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系组合逻辑电路的分析方法组合逻辑电路的分析方法5/20/2023阜师院数科院例例1:分析下图的逻辑功能。分析下图的逻辑功能。&ABF5/20/2023阜师院数科院真值表真值表特点:特点:输入相同为输入相同为“1”;输入不同为输入不同为“0”。同或门同或门=1ABF5/20/2023阜师院数科院例例2:分析下图的逻辑功
3、能。分析下图的逻辑功能。&ABF5/20/2023阜师院数科院真值表真值表特点:特点:输入相同为输入相同为“0”;输入不同为输入不同为“1”。异或门异或门=1ABF5/20/2023阜师院数科院例例3:分析下图的逻辑功能。分析下图的逻辑功能。被封锁被封锁MF&2&3&4A1105/20/2023阜师院数科院10被封锁被封锁1特点:特点:M=1时选通时选通A路信号;路信号;M=0时选通时选通B路信号。路信号。M&2&3&4AB1F选通电路选通电路5/20/2023阜师院数科院任务任务要求要求最简单的最简单的逻辑电路逻辑电路一一.进行逻辑抽象进行逻辑抽象设计步骤:设计步骤:用逻辑函数来描述某一事物
4、的因果关系。用逻辑函数来描述某一事物的因果关系。逻辑抽象又分如下几步:逻辑抽象又分如下几步:4.2.2 组合逻辑电路的设计组合逻辑电路的设计 5/20/2023阜师院数科院1.分析事件的因果关系,确定输入变量和输出变量。分析事件的因果关系,确定输入变量和输出变量。通常把引起事件的原因定为输入变量,而把事件的通常把引起事件的原因定为输入变量,而把事件的结果作为输出变量。结果作为输出变量。2.定义逻辑状态的含义定义逻辑状态的含义逻辑赋值。逻辑赋值。以二值逻辑的以二值逻辑的0和和1两种状态分别代表输入变量和两种状态分别代表输入变量和输出变量的两种不同状态。输出变量的两种不同状态。3.根据给定的因果关
5、系列出逻辑真值表。根据给定的因果关系列出逻辑真值表。二、写出逻辑表达式二、写出逻辑表达式为便于对逻辑函数进行化简和变换,需要把真值为便于对逻辑函数进行化简和变换,需要把真值表转换为对应的逻辑函数式。表转换为对应的逻辑函数式。5/20/2023阜师院数科院三、选定器件的类型三、选定器件的类型 为了产生所需要的逻辑函数,既可以用小规模集成门为了产生所需要的逻辑函数,既可以用小规模集成门电路组成相应的逻辑电路,也可以用中规模常用组合逻电路组成相应的逻辑电路,也可以用中规模常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路。辑器件或可编程逻辑器件等构成相应的逻辑电路。四、将逻辑函数化简或变换成适当的
6、形式四、将逻辑函数化简或变换成适当的形式 在使用小规模集成门电路进行设计时,为获得最在使用小规模集成门电路进行设计时,为获得最简单的设计结果,需将函数式化成最简形式。简单的设计结果,需将函数式化成最简形式。在使用中规模芯片设计时,需要把函数式变换在使用中规模芯片设计时,需要把函数式变换为与芯片表达式相应的形式,以便使用最少的器为与芯片表达式相应的形式,以便使用最少的器件和最简单的连线接成所要求的逻辑电路。件和最简单的连线接成所要求的逻辑电路。用可编程器件设计的方法将在后面讲叙。用可编程器件设计的方法将在后面讲叙。5/20/2023阜师院数科院五、根据化简或变换后的表达式,画出逻辑电路五、根据化
7、简或变换后的表达式,画出逻辑电路至此,原理性设计已经完成。至此,原理性设计已经完成。六、工艺设计六、工艺设计 为了把逻辑电路实现为具体的电路装置,还要作为了把逻辑电路实现为具体的电路装置,还要作一系列的工艺设计工作。如抗干扰问题、带负载问一系列的工艺设计工作。如抗干扰问题、带负载问题、电源、面板、机箱设计等问题。题、电源、面板、机箱设计等问题。逻辑问题逻辑抽象逻辑表达式选定器件类型函数式化简逻辑电路图函数式变换MSI、LSI实现SSI实现 组合电路设计过程5/20/2023阜师院数科院例:例:设计三人表决电路(设计三人表决电路(A、B、C)。每人一个按)。每人一个按键,如果同意则按下,不同意则
8、不按。结果用键,如果同意则按下,不同意则不按。结果用指示灯表示,多数同意时指示灯亮,否则不亮。指示灯表示,多数同意时指示灯亮,否则不亮。1.首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义。的含义。2.根据题意列出真值表。根据题意列出真值表。真值表真值表三个按键三个按键A、B、C按下时为按下时为“1”,不按时为,不按时为“0”。输。输出是出是F,多数赞成时是,多数赞成时是“1”,否则是,否则是“0”。5/20/2023阜师院数科院真值表真值表3.画出卡诺图,并用卡诺画出卡诺图,并用卡诺图化简:图化简:ABC0001111001ABACBC5/20/2023阜师院数科院4.根据逻辑表达式
9、画出逻辑图。根据逻辑表达式画出逻辑图。&1&AB BCF(1)若用与或门实现若用与或门实现5/20/2023阜师院数科院&ABCF(2)若用与非门实现若用与非门实现5/20/2023阜师院数科院4.3 常用组合逻辑功能器件常用组合逻辑功能器件编码编码编码编码完成代码与某一系列的数字或事物产生完成代码与某一系列的数字或事物产生完成代码与某一系列的数字或事物产生完成代码与某一系列的数字或事物产生一一对应关系的过程一一对应关系的过程一一对应关系的过程一一对应关系的过程编码器编码器编码器编码器执行编码功能的电路执行编码功能的电路执行编码功能的电路执行编码功能的电路 在二值逻辑电路中,信号都是以高、低电
10、平的形在二值逻辑电路中,信号都是以高、低电平的形在二值逻辑电路中,信号都是以高、低电平的形在二值逻辑电路中,信号都是以高、低电平的形式给出的。因此,编码器的逻辑功能就是把输入的式给出的。因此,编码器的逻辑功能就是把输入的式给出的。因此,编码器的逻辑功能就是把输入的式给出的。因此,编码器的逻辑功能就是把输入的每一个高、低电平信号编程一组二进制代码。每一个高、低电平信号编程一组二进制代码。每一个高、低电平信号编程一组二进制代码。每一个高、低电平信号编程一组二进制代码。一、普通编码器一、普通编码器 目前经常使用的编码器有普通编码器和优先编目前经常使用的编码器有普通编码器和优先编码器两类。码器两类。在
11、普通编码器中,任何时刻只允许输入一个待在普通编码器中,任何时刻只允许输入一个待编码的信号,否则输出将发生混乱。编码的信号,否则输出将发生混乱。5/20/2023阜师院数科院n个二进制代码(个二进制代码(n位二进制数)有位二进制数)有2n种种不同的组合,可以表示不同的组合,可以表示2n个信号。个信号。二进制编码器二进制编码器二进制编码器的作用:二进制编码器的作用:将一系列信号状态编制成将一系列信号状态编制成二进制代码。二进制代码。例:例:用与非门组成三位二进制编码器。用与非门组成三位二进制编码器。-八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I1 I8,八种状态,八种状态,与之对应
12、的输出设为与之对应的输出设为F1、F2、F3,共三,共三位二进制数。位二进制数。5/20/2023阜师院数科院真值表真值表5/20/2023阜师院数科院I1I2I3I4I5I6I7I8&F3F2F18-3 编码器逻辑图编码器逻辑图5/20/2023阜师院数科院二二.优先编码器优先编码器在前面介绍的编码器存在这样一个问题在前面介绍的编码器存在这样一个问题:当输入信当输入信号同时有两个或两个以上有效时号同时有两个或两个以上有效时,输出将发生混乱。输出将发生混乱。在数字系统中,特别是在计算机系统中,常常要在数字系统中,特别是在计算机系统中,常常要控制多个对象,如打印机,磁盘驱动器,输入键控制多个对象
13、,如打印机,磁盘驱动器,输入键盘等。盘等。当某个时刻有两个以上设备请求服务时,主机必当某个时刻有两个以上设备请求服务时,主机必须能按事先安排好的次序予以响应,这对每个外须能按事先安排好的次序予以响应,这对每个外设而言就有一个优先级别的问题。设而言就有一个优先级别的问题。能够对多个输能够对多个输入信号进行排队的编码器就是优先编码器入信号进行排队的编码器就是优先编码器。4线线-2线优先编码器功能表线优先编码器功能表 1 1 1 X X X 0 1 0 1 X X 1 0 0 0 1 X 0 0 0 0 0 1 Y0 Y1 I3 I2 I1 I0 输出 输入优先级别:优先级别:I3最高、最高、I2次
14、之、次之、I0最低最低5/20/2023阜师院数科院2.集成电路编码器集成电路编码器74147和和74148均有均有TTL和和CMOS的定型产品。的定型产品。1).8线线-3线优先编码器线优先编码器74148 该编码器有该编码器有8个信号个信号输入端,输入端,3个二进制码个二进制码输出端。此外,电路输出端。此外,电路还设置了输入使能还设置了输入使能EI,(s),输出使能,输出使能EO(ys)和优先编码工和优先编码工作状态标志作状态标志GS(yex,)。5/20/2023阜师院数科院74148功能表:功能表:输入输入 输出输出S01234567Y2Y1Y0YEXYSHXXXXXXXXHHHHHL
15、HHHHHHHHHHHHLLXXXXXXXLLLLLHLXXXXXXLHLLHLHLXXXXXLHHLHLLHLXXXXLHHHLHHLHLXXXLHHHHHLLLHLXXLHHHHHHLHLHLXLHHHHHHHHLLHLLHHHHHHHHHHLH5/20/2023阜师院数科院例用两片例用两片74148组成组成16位输入、位输入、4位二进制码输出的位二进制码输出的优先编码器,将优先编码器,将A0A1516个低电平输入编为个低电平输入编为00001111 16个个4位二进制代码。位二进制代码。A15优先权最高。优先权最高。5/20/2023阜师院数科院3、二、二-十进制优先编码器十进制优先编码
16、器二二-十进制编码器的作用:十进制编码器的作用:将十个状态(对应于将十个状态(对应于十进制的十个数)编制成十进制的十个数)编制成BCD码。码。十个输入十个输入需要几位输出?需要几位输出?四位四位列出状态表如下:列出状态表如下:输入:输入:I0 I9输出:输出:Y3 Y05/20/2023阜师院数科院状态表状态表Y0101010101011100110011110000111100111111110111111111 X011111111XX01111111XXX0111111XXXX011111XXXXX01111XXXXXX0111XXXXXXX011XXXXXXXX0Y1Y2Y3I9I8I
17、7I6I5I4I3I2I1输输 出出输输 入入Y2=I7I8I9+I6 I7I8I9+I5 I6 I7I8I9+I4 I5 I6 I7 I8 I9 Y2=(I7+I6 I7+I5 I6 I7+I4 I5 I6 I7)I8 I9 5/20/2023阜师院数科院图图图图4.3.5 4.3.5 二十进制优先编码器二十进制优先编码器二十进制优先编码器二十进制优先编码器74LS14774LS147的逻辑图的逻辑图的逻辑图的逻辑图Y3=I8+I9=I8I95/20/2023阜师院数科院译码器译码器/数据分配器数据分配器 译码是编码的逆过程,它的功能是将具有特定含义译码是编码的逆过程,它的功能是将具有特定含
18、义的二进制码进行辩别,并转换成控制信号。具有译码的二进制码进行辩别,并转换成控制信号。具有译码功能的逻辑电路称为译码器。功能的逻辑电路称为译码器。译码器可分为两种类型:唯一地址译码器,代码译码器可分为两种类型:唯一地址译码器,代码变换器。变换器。一、一、.唯一地址译码器:唯一地址译码器:将一系列代码转换成与之一一将一系列代码转换成与之一一对应的有效信号,亦称为对应的有效信号,亦称为二进制二进制 译码器译码器。二进制译码器的作用:二进制译码器的作用:将将n种输入的组合译成种输入的组合译成2n种电路状态。也叫种电路状态。也叫n-2n线译码器。线译码器。译码器的输入译码器的输入 一组二进制代码一组二
19、进制代码译码器的输出译码器的输出一组高低电平信号一组高低电平信号5/20/2023阜师院数科院二进制译码器的一般结构二进制译码器的一般结构 二进制二进制 译码器译码器EI使能输入使能输入X0 X1Xn-1Y0Y1Y2n-1&A1A0输入输入控制端控制端输出输出2-4线译码器线译码器74LS139的内部线路的内部线路5/20/2023阜师院数科院74LS139的功能表的功能表“”表示低电平有效。表示低电平有效。5/20/2023阜师院数科院74LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器5/20/2023阜师院数科院图图图图4.3.7 4.3.7 用二极管与门阵列组成的
20、用二极管与门阵列组成的用二极管与门阵列组成的用二极管与门阵列组成的3 3线线线线8 8线译码器线译码器线译码器线译码器5/20/2023阜师院数科院 1 1 1 1 1 11Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A0 A1 A2&S1 S2,S3用与非门组成的用与非门组成的3线线8线译码器线译码器74LS1385/20/2023阜师院数科院74LS138功能表:功能表:A2 A1 A0 S1 S2+S31 0 0 1 1 1 1 1 0 1 1 1 1允许端允许端选选 择择输输 出出 端端 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 11 0 0 0 0 0 1
21、1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00Y1Y2Y3Y4Y5YY6 Y75/20/2023阜师院数科院允许译码条件下,各允许译码条件下,各输出逻辑式输出逻辑式为:为:是是A 2A1 A0三个三个变量的全部变量的全部最小项最小项的译码输出的译码输出利用利用3-8线译码器线译码器可以很方便的实可以很方便的实现现逻辑函数
22、逻辑函数1A0A1Y=A0A1A2Y6=A0A1A2Y3=A0A1A2Y4=A0A1A2Y5=A0A1A2Y0=A0A1A2Y7=A0A1A2Y2=A25/20/2023阜师院数科院允许允许(使能使能)输出输出数数 据据 输输 出出管管脚脚图图地地1234567816 15 14 13 12 11 10974LS138组件:组件:3-8线线译码器译码器输入输入5/20/2023阜师院数科院例例.用一个用一个3-8线译码器实现函数:线译码器实现函数:解:解:A2A1A0S1S2S301XYZY7Y4Y2Y074LS138F5/20/2023阜师院数科院解:Z0=D3 D2D1 D0Z0=D3 D
23、2D1 D0Z15=D3 D2D1 D0例例2 试用两片试用两片74LS138组成组成4线线16线译码器,将输线译码器,将输入入4位二进制代码位二进制代码D3 D2 D1 D0译成译成16个独立的低电个独立的低电平信号输出平信号输出Z0Z15。5/20/2023阜师院数科院二、二、.二二-十进制译码器十进制译码器(7442)这种译码器应有这种译码器应有4个输入端个输入端,10个输出端。它把个输出端。它把00001001十组输入信号译成对应的十个输出。功能表十组输入信号译成对应的十个输出。功能表和逻辑图见书和逻辑图见书P178。*数据分配器数据分配器实现数据分配功能的逻辑电路称为数据分配器。数据
24、分实现数据分配功能的逻辑电路称为数据分配器。数据分配配将一个数据源来的数据根据需要送到多个不同的将一个数据源来的数据根据需要送到多个不同的通道上去。通道上去。Y0Y1Y7数据输入数据输入地址输入地址输入3数据分配示意图数据分配示意图3/8译码器作为数据分配器译码器作为数据分配器 Y0 G2A Y1Y7G2BG1 0 1 01A B C当当G2A为为1时该芯片没选中时该芯片没选中所有输出为所有输出为1,Y2亦为亦为1;当;当G2A为为0时,芯片选中,由时,芯片选中,由于于ABC=010,Y2=0,实现,实现了数据分配。了数据分配。5/20/2023阜师院数科院三、显示译码器(代码变换器)三、显示
25、译码器(代码变换器)二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件在数字系统中,常常需要将运算结果用人们在数字系统中,常常需要将运算结果用人们习惯的十进制显示出来,这就要用到习惯的十进制显示出来,这就要用到显示译码器显示译码器。1、七段字符显示器件、七段字符显示器件bcdefga 常用的七段显示器可由常用的七段显示器可由7个条状的个条状的LED(Light Emitting Diode)或)或LCD(Liquid Crystal Display)做成。)做成。5/20/2023阜师院数科院1)、)、LED七段字符显示器的原理简介七段字符显示器的原理简介 发光二极管使用的材料与普
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 组合 逻辑电路
限制150内