数字钟实训课件.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《数字钟实训课件.ppt》由会员分享,可在线阅读,更多相关《数字钟实训课件.ppt(40页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、一、实训目的 在学完数字电路课程后,为了巩固所学的基础知识和基础知识的应用,提高独立思考问题能力;分析问题和解决今后工作中的实际问题的能力。为了把同学们培养成为既有理论知识又有实际动手能力的良好素质人才,特针对数字电路课程,开设数字钟的实训课,其目的是通过设计、制作,掌握简单数字系统的设计和制作方法,让同学们学会查阅有关资料,学会的知识融会贯通。二、设计任务及技术指标 设计一台能直接显示“时”、“分”、“秒”(24小时/天)石英数字钟。走时精度要高于普通机械时钟并有校时功能。整点报时,要求声响四低一高,最后一响为整点。电源电压:6V三、设计步骤确立数字钟的制作思路。查阅有关资料绘制设计初稿。根
2、据初稿再查阅有关资料,反复修改设计稿以取得正确的理论知识的支撑,并绘出各部分的电路图.按所设计的电路去选择、测试好元器件、并装配成为产品。调试好产品的技术指标。四、设计构思 要想构成数字钟,首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路,即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是:60秒=1分,60分=1小时,24小时=1天,这就需要分别设计60进制,24进制,(或12进制的计时器,并发出驱动AM;PM的标志信号)。各计数器输出的信号经译码器/驱动器送到数字显示器对应的
3、笔划段,使得“时”、“分”、“秒”得以数字显示。注意的是:任何数字计时器都有误,因此应考虑校准时间电路,校时电路一般采用自动快调和手动调整,“自动快调”是利用分频器输出的不同频率脉冲使得显示时间自动迅速的得到调整。“手动调整”是利用手动的节拍调整显示时间。五、数字钟结构框图六、数字钟设计方法设计脉冲源设计分频器设计计数器设计译码器/驱动器设计校时电路设计整形电路设计报时电路七、数字钟工作原理 石英晶体振荡器1原理图 振荡器主要用来产生时间标准信号。因为数字钟的精度,主要取决于时间标准信号的频率及其稳定度。所以要产生稳定的时标信号,一般是采用石英晶体振荡器。从数字钟的精度考虑,晶振频率愈高,钟表
4、的计时准确度就愈高。但这会使振荡器的耗电量增大,分频器的级数也要增多。所以在确定频率时应当考虑这两方面的因素。我们选用了成型数字钟中使用的石英晶体频率f0=32768KHZ。因其易购买、体积小、成本低。采用RC振荡器,该振荡器是由石英晶体、电阻、电容组成。2作用 3组成部件 1)石英晶体 石英晶体J相当于一个高Q(品质因数)选频网络。电路在满足正反馈条件的自激振荡过程中,石英晶体只允许与其谐振频率f0相等的信号顺利通过,而ff0的其他信号则被大大衰减,因而该电路的振荡频率主要取决于石英晶体的谐振频率f0,而与R、C的取值关系不大;石英晶体的阻抗频率特性图 R主要用来使反相器工作在线性放大区,R
5、的阻值对于TTL门通常在0.7 k到2 k之间,而对于CMOS门则常在10M到100M之间。2)电阻R 3)电容C C1和C2的作用则是抑制高次谐波,以保证稳定的频 率输出。石英晶体振荡器的频率取决于石英晶体的固有频率,与外电路的电阻电容的参数无关。注意4接线图 5CD4060管脚图 CD4060是14位二进制串行计数器,其引脚图如下:由14级二进制计数器和非门组成的振荡器组成,外接振荡电路可以做时钟源。:时钟输入端,下降沿计数;:反向时钟输出端。:时钟输出端;CP0 RD清零端为异步清零。可以加上RC回路构成时钟源。如下图:作为2Hz、4Hz、8Hz等时钟脉冲源时,典型接线方法如下图,从计数
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 钟实训 课件
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内