数电课程设计多功能数字钟的电路设计_通信电子-电子设计.pdf
《数电课程设计多功能数字钟的电路设计_通信电子-电子设计.pdf》由会员分享,可在线阅读,更多相关《数电课程设计多功能数字钟的电路设计_通信电子-电子设计.pdf(29页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、.资料.课程设计任务书 学生:XXX 专业班级:指导教师:题 目:多功能数字钟电路设计 要求完成的主要任务:用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟,要求如下:1.由晶振电路产生 1HZ 标准秒信号。2.秒、分为 00-59 六十进制计数器。3.时为 00-23 二十四进制计数器。4.可手动校正:能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500HZ),整点时再鸣叫一次高音(1000HZ)。指导教师签名:年 月 日 系主任(或责任教师)签名:年 月 日 .资料.多功能数字钟
2、电路设计 摘要.1 Abstract.2 1 系统原理框图.3 2 方案设计与论证.4 2.1 时间脉冲产生电路.4 2.2 分频器电路.6 2.3 时间计数器电路.7 2.4 译码驱动及显示单元电路.8 2.5 校时电路.8 2.6 报时电路.10 3 单元电路的设计.12 3.1 时间脉冲产生电路的设计.12 3.2 计数电路的设计.12 3.2.1 60 进制计数器的设计.12 3.2.2 24 进制计数器的设计.13 3.3 译码及驱动显示电路.14 3.4 校时电路的设计.14 3.5 报时电路.16 一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器
3、时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计与论证时间脉冲产生电路分频器电路时间计数器电路译码驱动及显示单元电路校时电路报时电路单元电路的设计时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结果分析心得与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.3.6 电路总图.17 4 仿真结果及分析.18 4.1 时钟结
4、果仿真.18 4.2 秒钟个位时序图.18 4.3 报时电路时序图.19 4.4 测试结果分析.19 5 心得与体会.20 6 参考文献.21 附录 1 原件清单.22 附录 2 部分芯片引脚图与功能表.23 74HC390 引脚图与功能表.23 一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计与论证时间脉冲产生电路分频器电路时间计数器电路译码驱动及显示单元电路校时电路报时电路单元电路的设计
5、时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结果分析心得与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播,也适
6、用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构,数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。从有利于学习的角度考虑,这里主要介绍以中小规模集成电路设计数字钟的方法。一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计与论证时间脉冲产生电路分频器电路时间计
7、数器电路译码驱动及显示单元电路校时电路报时电路单元电路的设计时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结果分析心得与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.Abstract A digital clock is a kind of digital circuit technology,minutes and seconds when the timing device,and the mechanical clock is h
8、igher than the accuracy and intuitive,and no machinery,has more longer service life,so it has been widely used.From the principle of digital clock is a kind of typical digital circuits,including the assembly logic circuit and the sequential circuits.At present,a digital clock function is more and mo
9、re strong,and a variety of special options.Applicable for automatic digital clock rung,automatic broadcasting,also suitable for electricity,water and automatic control and electrical equipment.It is by several children clock circuit,timing circuit,amplifier circuit,the power circuit implementation.I
10、n order to simplify the circuit structure,a digital clock circuit and timing circuits using direct connection between decoding technology.With simple structure,reliable operation,long service life,change the setting time for easy and manufacturing cost etc.To learn from the point of view,there are m
11、ainly introduced in small scale integrated circuit design method of digital clock。一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计与论证时间脉冲产生电路分频器电路时间计数器电路译码驱动及显示单元电路校时电路报时电路单元电路的设计时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结
12、果分析心得与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.1 系统原理框图 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如时间)一致,故需要在电路上加一个校时电路,同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图 1 所示为数字钟的一般构成框图。图 1 系统原理框图 晶体振荡器电路:晶体振荡器电路给数字钟提供一个频率稳定准确的 32768 z 的方波信号,可保证数字钟的走时准确及稳定。
13、不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路:分频器电路将 32768HZ 的高频方波信号经 32768(152)次分频后得到 1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路:时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计与论证时间脉冲产生电路分频器电路时间计数器电路译码驱
14、动及显示单元电路校时电路报时电路单元电路的设计时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结果分析心得与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器,而根据设计要求,时个位和时十位计数器为 24 进制计数器。译码驱动电路:译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流
15、。整点报时电路:一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。2 方案设计与论证 2.1 时间脉冲产生电路 方案一:由集成电路定时器 555 与 RC 组成的多谐振荡器作为时间标准信号源。图 2 555 与 RC 组成的多谐振荡器图 一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计
16、与论证时间脉冲产生电路分频器电路时间计数器电路译码驱动及显示单元电路校时电路报时电路单元电路的设计时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结果分析心得与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此,一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图 3 石英晶体振荡
17、器图 方案三:由集成逻辑门与 RC 组成的时钟源振荡器。图 4 门电路组成的多谐振荡器图 用 555 组成的脉冲产生电路:R1=15*103,R2=68*103,C=10F,则 555 所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为 1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。石英晶体振荡电路:采用的 32768 晶体振荡电路,其频率为 32768Hz,然后再经过 15 分频电路可得到标准的 1Hz 的脉冲输出.R 的阻值,对于 TTL 门电路通常在 0.7 2K 之间;对于CMOS 门则常在 10100M 之间。由门
18、电路组成的多谐振荡器的振荡周期不仅与时间常数 RC 有关,而且还取决于门电路的阈值电压 VTH,由于 VTH容易受到温度、电源电压及干扰的影响,因此频率稳定性较差,只能用于对频率稳定性要求不高的场合。综上分析,选择方案二,石英晶体振荡电路能够作为最稳定的信号源。一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计与论证时间脉冲产生电路分频器电路时间计数器电路译码驱动及显示单元电路校时电路报时电路
19、单元电路的设计时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结果分析心得与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.2.2 分频器电路 通常,数字钟的晶体振荡器输出频率较高,为了得到 1Hz 的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路,一般采用多级 2 进制计数器来实现。例如,将 32768Hz 的振荡信号分频为 1HZ 的分频倍数为 32768(152),即实现该分频功能的计数器相当于 15 级
20、 2 进制计数器。从尽量减少元器件数量的角度来考虑,这里可选多极进制计数电路 CD4060 和 CD4040 来构成分频电路。CD4060 和 CD4040在数字集成电路中可实现的分频次数最高,而且 CD4060 还包含振荡电路所需的非门,使用更为方便。CD4060 计数为级进制计数器,可以将 32768 z 的信号分频为 z,其部框图如图 2.1 所示,从图中可以看出,CD4060 的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能。图 5.1 CD4046 部框图 图 5.2 CD4040 部框图 CD4040 计数器的计数模数为 4096(122),其逻辑框图如图 5.2。如将
21、 32768Hz 信号分频为 1Hz,则需外加一个 8 分频计数器,故一般较少使用 CD4040 来实现分频。综上所述,可选择 CD4060 同时构成振荡电路和分频电路。照图 5.1,在0CP 和0CP 之间接入振荡器外接元件可实现振荡,并利用时计数电路中多一个 2 分频器(后述)可实现15 级 2 分频,即可得 1Hz 信号。一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计与论证时间脉冲产
22、生电路分频器电路时间计数器电路译码驱动及显示单元电路校时电路报时电路单元电路的设计时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结果分析心得与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.2.3 时间计数器电路 一般采用 10 进制计数器来实现时间计数单元的计数功能。为减少器件使用数量,可选 74HC390,其部逻辑框图如图 6 所示。该器件为双 2-5-10异步计数器,并且每一计数器均提供一个异步清零端(高电平有效)。图 6 74HC
23、390(1/2)部逻辑框图 秒个位计数单元为 10 进制计数器,无需进制转换,只需将与(下降沿有效)相连即可。(下降没效)与 1Hz 秒输入信号相连,可作为向上的进位信号与十位计数单元的相连。秒十位计数单元为 6 进制计数器,需要进制转换。将 10 进制计数器转换为进制计数器的电路连接方法如图 7 所示,其中可作为向上的进位信号与分个位的计数单元的相连。图 7 10 进制-6进制计数器转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连,分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计
24、数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为 24 进制计数器,不是 10 的整数倍,因此需将个位和十位计数单元合并为一个整体才能一台能显示日时分秒的数字电子钟要求如下由晶振电路产生标准秒信号秒分为六十进制计数器时为二十四进制计数器可手动校正能分别进行秒分时的校正只要将开关置于手动位置可分别对秒分时进行连续脉冲输入调整整点报时整点 日资料多功能数字钟电路设计摘要系统原理框图方案设计与论证时间脉冲产生电路分频器电路时间计数器电路译码驱动及显示单元电路校时电路报时电路单元电路的设计时间脉冲产生电路的设计计数电路的设计进制计数器的设计进 位时序图报时电路时序图测试结果分析心得
25、与体会参考文献附录原件清单附录部分芯片引脚图与功能表引脚图与功能表资料摘要数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无.资料.进行 24 进制转换。利用 1 片 75HC390 实现 24 进制计数功能的电路如图 8 所示。另外,图 8 所示电路中,尚余 2 进制计数单元,正好可作为分频器 2Hz 输出信号转化为 1Hz 信号之用。图 8 24 进制计数器电路 2.4 译码驱动及显示单元电路 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译,变成相应的数字。用于驱动 LED 七段数码管的译码器常用的有 74LS48。74LS48 是
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 课程设计 多功能 数字 电路设计 通信 电子 电子设计
限制150内