E_fuse单元性能测试和外围电路研究_姜敏.docx
《E_fuse单元性能测试和外围电路研究_姜敏.docx》由会员分享,可在线阅读,更多相关《E_fuse单元性能测试和外围电路研究_姜敏.docx(55页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、 g 录 第一章引言 . 3 1.1研究背景和目的 . 3 1.2本文的内容安排 . 6 第二章 E-fuse单元和外围电路简介 . 7 2.1 E-fuse单元物理结构和工作原理 . 7 2.2 E-fuse外围电路结构 . 8 2. 3 . 9 第三章 E-fuse单元性能分析 . 10 3.1 E-fuse单元的工作原理 . 10 3. 2两次 I-V曲线测试法研究 E-fuse单元的编程特性 . 12 3.2.1 IP状态 E-fuse性能研究 . 13 3.2.2 CP状态 E-fuse性能研究 . 17 3.3 IBM两种不同编程机制可靠性分析 . 21 3.4 E-fuse单元最
2、优形状分析 . 24 3.5 E-fuse接触电阻的影响 . 27 3.6小结 . 28 第四章 E-fuse读写电路研究 . 29 4.1 IBM用于 z9系列的 E-fuse外围电路设计 . 29 4.2 Intel的 E-fuse外围电路设计 . 31 4.3小结 . 32 第五章实际应用及测试结果 . 33 5.1 E-fuse单元的选取(以 0.13um工艺为例) . 33 5.2 E-fuse外围电路结构 . 33 5.3各部分外围电路分析 . 34 5.3.1编程电路 . 34 5.3.2隔离电路 . 36 5.3.3读取电路 . 36 5.4测试结果分析 . 37 5.4.1第
3、一次流片测试结果分析 . 37 5.4.2第二次流片测试结果分析 . 42 5.4.3第三次流片测试方案 . 46 5.5 4 . 46 第六章设计总结 . 47 参考文献 : 48 ii 2 摘要 本文主要介绍了电熔丝 E-fuse单元的各种编程特性以及与其相关的外围 电路设计。目的是通过设计简单优化的外围读写电路对不同特征的电熔丝单元 进行读写操作,然后根据大量的测试结果进行数据统计分析,最后确定稳定性 好且尺寸最优的电熔丝 E-fuse单元。对于不同工艺下不同掺杂的 E-fuse单元, 不同的编程环境可能获得差别很大的编程后电阻;在对 E-fuse单元进行测试研 究的过程中,测试环境也可
4、能造成测试结果的不同;所以在对电熔丝的研究中, 大量的数据采集是必须的。简单优化的编程电路能够快速的对电熔丝单元进行 编程,灵敏度好的读取电路可以精确读取处于不同编程状态的电熔丝单元。通 过调整读取电路中相关晶体管的参数,可以提高电路对编程后电熔丝电阻的感 应灵敏度,达到合理降低编程电压和编程时间的目的。使编程前后的电熔丝 E-fuse单元被准确读出是外围电路设计的关键。 关键词:电熔丝,编程后状态,稳定性,可靠性,感应电路 中图分类号: 047半导体物理学 第 1 页 Abstract This paper is a systematic study of E-fuse element an
5、d the related periphery circuit. Through a series of testing on E-fuse elements with different properties, the easily programmed E-fuse element with good reliability and stability is selected. With an optimized program and sense circuit, the E-fuse element is easy programmed with a normal I/O voltag
6、e within an accepted timeframe. Programmed E-fuse and un-programmed E-fuse elements can be differentiated by the simple sense circuit. Keywords: electrical fuse(E-fuse),programmed state, stability, reliability, sense circuit. Classification Code: 047 第 2 页 第一章引言 1.1研究背景和目的 随着半导体工艺的微小化以及复杂度得提高,半导体元件也
7、变得更容易受 各式缺陷或杂质得影响,而单一导线、二极管或者晶体管等得失效往往即构成 整个芯片的缺陷。这就大大增加了芯片生产的平均成本。特别是进入 90纳米及 65纳米以上的工艺后制造成本越来越高,而在工艺周期早期良率比较低的情况 下,如何提高芯片良率、降低芯片成本变得越来越重要。 在应用领域,许多先进的芯片设计中集成了越来越多的 SRAM和其它类型 的存储器,往往单是 SRAM的面积就能占到整个芯片面积的 50%以上。芯片良率 在存储器生产过程中是一个非常重要的指标。为了提高良率,多年来冗余电路 (Redundancy Circuit)都被大家习惯来使用。与之相对应,需要在结构的最上 层制作一
8、些熔 丝结构,其作用在于当芯片完成时,若其中有部分存储单元、字 线或者导线的功能有问题时,就可以利用熔丝跳接另一些冗余 ( redundant cells)的存储单元、字线或者导线来取代。这样,通过增加相应的逻辑控制电 路,使物理上有缺陷的地址又重新可以通过移位来完成整个芯片正常的读写功 能,从而使存储器的良率得到大大提高。进入 90纳米工艺以后,若想保持较高 的生产良率,修复技术显得尤为重要。 Fuse (熔丝 ) 一直以来被用来引导芯片中的电子信号,是实现修复技术的 关键元素。利用 Fuse熔断前后电阻的不同,来改变原来 电路的连接关系,使得 失效的存储单元用 Redundancy Cel
9、ls来取代,以达到修复失效存储单元阵列, 提局芯片良率的目的。 传统上大部分芯片生产商都采用 Laser-fuse(激光熔断 )技术,即通过发射 一定能量和时间的激光来使 fuse熔断。但随着制造工艺的微小化, Laser-fuse 技术存在如下的问题和瓶颈: 1. 随着冗余电路的增加 , Laser-fuse占用了大量的芯片面积。因为如果要 保证镭射过程不引起其周边器件的破坏,镭射目标本身要足够的大,而且与其 周边的管子要保持足够大的距离,这样会增加芯片的面积。而且随着技术的发 展,越先进的半导体工艺,就越要求高良率和更严格的测试,相应的就需要有 更多的冗余电路和 Laser-fuse来配搭
10、。 2. Laser-fuse的尺寸不能随着工艺的提高而缩小 .Laser-fuse的大小和间 距由激光光束点的尺寸来决定。因为它必须与周围的器件保持一定的距离以确 保它们不会受到激光的破坏。也就是说随着半导体技术的提高, Laser-fuse所 第 3 页 占的面积比例会逐渐增大。 3.Laser-fuse需要特殊的镭射机台和测试流程,造成低产能并限制了 Laser-fuse的使用。 Laser-fuse典型的培断流程是在芯片测试之后。通过第一 轮的高温测试后,芯片到达镭射机台。在镕丝熔断后,芯片将重回测试以确定 镭射是否熔断正确。第二轮的芯片测试是在低温下进行的。而低温引起的缺陷 可能造成
11、新的存储单元失效,虽然这种失效是可修复的,修复过程的复杂和额 外的流程所花费时间是很大的阻碍。芯片一旦生产出来,存储单元在后续测试 过程中的每个环节都面临失效的危险,不管修复与否,都可能引起芯片的被丢 弃 。 以上 Laser-fuse的天生缺陷导致大家对使用更灵活和尺寸更小的新型 Fuse的需求。电溶丝 E-fuse (Electrically programmable)正是在大家的这种 期许中产生的 . E-fuse的诞生源于几年前 IBM工程师的一个发现:与更旧的激光熔断技术 相比,电子迁移 (EM)特性可以用来生成小得多的熔丝结构。 EM熔丝可以在芯片 上编程,不论是在晶圆探测阶段还是
12、在封装中。采用 I/O电路的片上电压 (通常 为 2. 5V),一个持续 200微秒的 10毫安直流脉冲就足以编程单根熔丝。 不同于大多数 FPGA使用的 SRAM阵列,电熔丝 E-fuse 次只有一根熔丝能 够被编程,这是该方法的配置能力存在限制范围的原因。但当与日益成熟的内 置自测试 (BIST)引擎组合使用时,这些熔丝就变成了强大的工具,能减少测试 和自修复的成本,而这正是复杂芯片设计所面临的重大挑战。 2004年 7月底 IBM第一次公布了它的电熔丝 E-fuse新技术。几年来,由 于电熔丝 E-fuse明显的优越性,越来越多的芯片设计人员和生产商开始尝试使 用电熔丝 E-fuse,
13、电熔丝 E-fuse的应用价值越来越高 电熔丝 E-fuse与特定的随机软件结合时,电熔丝 E-fuse可使芯片分配自 身内部电路以应对不同计算任务,或者增加芯片的运算频率。这种微电溶丝被 焊接在芯片上而无需增加成本,它的功能是控制各个电路的速度,从而可以管 理电路性能与电力消耗。 电熔丝 E-fuse还可以随意的彻底切断芯片内某些缓存或者是功能模块,当 然不会影响到其他部分的正常运行。因此电熔丝 E-fuse技术能够更加合理的利 用瑕疵芯片、或者是动态关闭芯片功能从而大幅降低功耗(比如移动 GPU)。 电熔丝的这种功能有助于修复芯片的某些缺陷或围绕缺陷做善后工作。例 如, 当芯片电路运行过快
14、或过慢时,微电溶丝可以改变电路的电压或者提高和 减缓速度,以适应任务的需要。或者是干脆关闭这些有问题的模块,从而衍生 出不同规格的产品。目前广泛应用在 GPU上面的屏蔽管线技术仅仅是 “ 屏蔽 ” , 实际上被屏蔽的部分还是要消耗一部分电力的。如果芯片的作用被改变,用户 需要芯片用较少电力,或者是让芯片发挥出较强的性能,此时 E-Fuse技术可被 用于对芯片重新编程。 E-fuse就好像在硅片上建立了无数个交通岗哨,控制信 号的传输或停止,据悉这将把芯片中的电 路运行效率提高上千倍。这种功能将 会为电子领域带来一种 “ 大规模市场效应。 ” 这就好比您购买了一个新的控制 器,最开始的时候控制器
15、的功能是空的,不过在把它带回家后,它重新识别了 您家中的所有系统,电视、音响、 DVD、 并且自动对自身进行改造,来控制这些 电器。 这种技术可以对芯片的特定部分提供更高的控制权,使芯片能够对自身进 行监控、调节和修复,能够在系统需要或出现故障时进行自我动态调整。最终 结果就是芯片的智能程度更高、同时也能提高产能! Altera在 65nm可编程逻辑器件上利用电熔丝 E-fuse来提高器件产 量和器 件可用性。利用冗余技术是一种非常有效的方法。 Altera在其 FPGA中嵌入 “ 冗余 ” 列电路来实现这一技术。如果确定某一列存在制造缺陷,利用电熔丝 停止使用该列,激活冗余列。这一技术保留了
16、管芯,从而提高了硅晶片的总产量。 在工艺或者器件的早期阶段,较大的管芯更容易受到缺陷的影响,因此,冗余 技术对大管芯更有效。在大管芯器件中采用冗余技术能够将成品率提高 8倍 , 如图 1.1所示。 ItMiuncbney Enctes PiWklobU Manufacturabinty # 0.1 Oahct Dfxsily M 0.5 Dfed Dwuity 8.0 7X to 8X Higher Yield Early in Prosi m 100 150 200 250 300 350 400 450 500 550 22. ne-t 图 1.1管芯尺寸以及冗余器件和非冗余器件中好管芯总
17、比例对比 通过这种方式,在产品生命周期中,冗余技术提高了工艺周期早期的成品 率,迅速降低了成本。随着制造工艺的成熟和缺陷密度的増大,冗余技术将继续 扮演重要角色,帮助 Altera在今后将成品率提高两倍,如图 3所示。总体上,冗 余技术在 Altera目前的产品质量中发挥了关键作用,使 Alera能够比其他可编 程逻辑供应商更迅速的提供大批量质量可靠的产品,特别是高密度产品。 本文将着重对电熔丝 E_fuse单元的物理特性进行深入的理论及实验分析, 通过前人的研究成果和作者实际的流片 测试结果,分析获得最优的电熔丝 E-fuse单元结构和编程环境;通过优化编程电路,使得被编程的电熔丝单元能 够
18、在 I/O电压下在比较短的时间内能够获得比较高的编程后电阻值;调整感应 电路的灵敏度,在满足设计要求的情况下,使得编程后的电熔丝单元即使处于 未完全编程的状态下也能被准确的读出其存在状态。 1.2本文的内容安排 全文共分为六章。此为第一章,引言部分。第二章是对 E-fuse单元和外 围电路的简介。第三章到第五章为全文的主要内容 ,第三章通过对电熔丝 E-fuse 单元的不同编程状态进行分析和不同掺杂电熔丝 E-fuse单元性能进行比较以 获得最优的电熔丝 E-fuse单元。第四章是对两家公司已有的外围读写电路进行 分析和研究。第五章是实际应用篇。笔者对电熔丝单元提出了一种新型的掺杂 方式,并且
19、设计了一个简单优化的外围电路。通过对两次流片中两种不同形状 的电熔丝单元的测试数据进行分析,来验证第三章关于对电熔丝单元的特性描 述。第六章是对全文进行总结。最后是参考文献。 第二章 E-fuse单元和外围电路简介 2. 1 E-fuse单元物理结构和工作原理 电熔丝 E_fuse的概念最早是由 IBM公司 2004年提出的:与传统的激光熔 断技术相比,电熔丝 E-fuse是利用电子迁移 (EM)特性来实现的。 EM熔丝可以 在芯片上编程,不论是在芯片探测阶段还是在封装中。采用 I/O电路的片上电 压 (通常为 3. 3V),一个持续 200微秒的 10毫安直流脉冲就足以编程单根熔丝。 而 S
20、ilicided poly-Si link作为一种低成本的电熔丝被大家所广泛接受 是因为它能够与现有标准 CMOS工艺完全兼容,而没有增加额外的掩模版和掺杂 工艺 。 Silicided poly-Si电熔丝单元是一个双层 结构 (如下图所示 ): 上层 为 silicided layer (低电阻层 ); 下层为 nonsilicided layer (高电阻层 ) . 在未编程状态下,电流主要是通过上层的低电阻 silicided layer;在编程之 后,上层的 silicided layer断掉,大电流开始在下层的 nonsilicided layer 流过,引起底层的 nonsili
21、cided layer电子空穴发生迁移,电子集中于负极, silicided电熔丝的电阻值突然增大。在编程前,电熔丝单元有 50-200欧姆的 电阻,编程后电阻突变为 10K欧姆以上。这两种不同的状态分别被读取电路定 为 “0” 和 “1” ,以此来达到生产后编程的目的。 图 2. 1是一个 E-fuse单元的示意图。不管两端连接的电极是矩形还是锥 形或其他的形状,电熔丝总是有两个电极和一个细长的颈项组成的。中间细长 的颈项是出现电子迁移引起电熔丝阻值突然增加的部分,它的长度和宽度是决 定了电熔丝的初始阻值。颈项的初始阻值太大,电流不够大,颈项不易熔断; 颈项初始阻值太小,与外部编程管链接时,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- E_fuse 单元 性能 测试 外围 电路 研究 姜敏
限制150内