1394总线接口设计与实现.docx
《1394总线接口设计与实现.docx》由会员分享,可在线阅读,更多相关《1394总线接口设计与实现.docx(5页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、1394总线接口设计与实现IEEE1394总线是一种高性能的串行总线标准,与传统总线相比,具有传输速率高、可靠性高、物理设计小、节点自动配置、支持等时和异步传输等特点,已成为军用电子系统信息传输的主要方式之一。文章结合一个PCI转1394总线通信系统应用实例,分析了1394总线接口硬件和软件设计中的一些问题,从器件选择、PCI总线配置、OHCI协议等问题上提出了解决方法。关键词:1394总线;OHCI协议;DMA传输方式本系统以MPC8280为核心处理器,通过PCI总线访问TSB43AB23,实现1394总线通信。一、PCI转1394总线验证板的设计1.原理概述1394总线功能电路原理框图如图
2、1所示。CPU对1394总线的访问完全通过PCI端口操作TSB43AB23芯片来完成。2.主要芯片TSB43AB23简介TSB43AB23是TI公司的兼容OHCI技术规范的,集成IEEE-1394a链路控制器和物理层PHY的器件,具有业界最低功耗。TSB43AB23的PCI接口可直接连接本地PCI总线物理接口2.2标准。TSB43AB23的物理层时钟仅需外接一个的24.576MHz晶振,可以以连接24.576MHz的时钟信号。TSB43AB23内部的锁相环将24.576MHz倍频,产生393.216MHz的时钟参考信号,分频可得到内部所需的各种时钟。用内部48.152MHz的时钟信号同步锁存接
3、收数据包。发送数据时,数据的48.152Mhz同步时钟由内部锁相环提供。编码完成的串行数据,传送速率可为98.304Mb/s、196Mb/s或393.216Mb/s。数据差分信号在双绞线B上传送,控制差分信号在双绞线A上传送。数据接收时,关闭发送器,开启接收器。接收到的信号,能够恢复为接收时钟和串行数据,由内部锁相环的48.152MHz的时钟信号将接收到的串行数据同步锁存。TPA和TPB线缆接口电路,通过差分比拟器,对线缆的状态进行检测,检测的结果可用于内部逻辑的仲裁。TPA通道通过检测输入电缆的共模电压,可得出下一个数据包的传输速率。二、设计要点1.DMA控制器1394数据传输采用DMA方式
4、,共支持7种不同的类型,每种类型的DMA都有保留的寄存器空间。异步发送DMA具有下面四种命令描绘符:OUTPUT_MORE、OUTPUT_MORE_Immediate、OUTPUT_LAST和OUTPUT_LAST_Immediate。OUTPUT_MORE定义需传输的数据在主机内存空间中的地址,OUTPUT_LAST定义了下一个描绘符的起始地址,OUTPUT_MORE_Immediate和OUTPUT_LAST_Immediate包含了1394数据包头信息。一个描绘符块的组成有两种形式:1个单独的OUTPUT_LAST_Immediate或者由1个OUTPUT_MORE-Immediate、
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 1394 总线接口 设计 实现
限制150内