静态时序分析071936.pdf
《静态时序分析071936.pdf》由会员分享,可在线阅读,更多相关《静态时序分析071936.pdf(19页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、谋事在人,成事在天!增广贤文人之为学,不日进则日退,独学无友,则孤陋而难成;久处一方,则习染而不自觉。顾炎武静态时序分析 前言 在制程进入深次微米世代之后,晶片(IC)设计的高复杂度及系统单晶片(SOC)设计方式兴起。此一趋势使得如何确保 IC 品质成为今日所有设计从业人员不得不面临之重大课题。静态时序分析(Static Timing Analysis 简称 STA)经由完整的分析方式判断 IC 是否能够在使用者的时序环境下正常工作,对确保 IC 品质之课题,提供一个不错的解决方案。然而,对于许多 IC 设计者而言,STA 是个既熟悉却又陌生的名词。本文将力求以简单叙述及图例说明的方式,对 S
2、TA 的基础概念及其在 IC 设计流程中的应用做详尽的介绍。什么是 STA?STA 的简单定义如下:套用特定的时序模型(Timing Model),针对特定电路分析其是否违反设计者给定的时序限制(Timing Constraint)。以分析的方式区分,可分为 Path-Based及 Block-Based 两种。先来看看 Path-Based 这种分析方式。如图一所示,讯号从 A 点及 B 点输入,经由 4 个逻辑闸组成的电路到达输出 Y 点。套用的 Timing Model 标示在各逻辑闸上,对于所有输入端到输出端都可以找到相对应的延迟时间。而使用者给定的 Timing Constraint
3、 为:1.讯号 A 到达电路输入端的时间点为 2(AT=2,AT 为 Arrival Time)。2.讯号 B 到达电路输入端的时间点为 5(AT=5)。3.讯号必须在时间点 10 之前到达输出端 Y(RT=10,RT 为 Required Time)。现在我们针对 P1 及 P2 两条路径(Path)来做分析。P1 的起始点为 A,讯号到达时间点为 2。经过第 1 个逻辑闸之后,由于此闸有 2 单位的延迟时间,所以讯号到达此闸输出的时间点为 4(2+2)。依此类推,讯号经由 P1 到达输出 Y 的时间点为 7(2+2+3)。在和上述第三项 Timing Constraint 比对之后,我们可
4、以得知对 P1 这个路径而言,时序(Timing)是满足使用者要求的。按照同样的方式可以得到讯号经由路径 B 到达输出 Y 的时间点为 11(5+1+3+2),照样和上述第三项 Timing Constraint 比对,我们可以得知对 P2 这个路径而言,Timing 是不满足使用者要求的。勿以恶小而为之,勿以善小而不为。刘备谋事在人,成事在天!增广贤文 对图一的设计而言,总共有 6 个讯号路径。对于采用 Path-Based 分析方式的 STA 软体来说,它会对这 6 个讯号路径作逐一的分析,然后记录下结果。IC 设计者藉由检视其分析报告的方式来判断所设计的电路是否符合给定的 Timing
5、Constraint。由于最常用来做静态时序分析验证核可(STA Signoff)的 EDA 软体 PrimeTime?采用 Path-Based 的分析方式,所以本文将以 Path-Based 的分析方式介绍为主。再来看看 Block-Based 的分析方式。此时时序资讯(Timing Information)的储存不再是以路径为单位,而是以电路节点(Node)为单位。由 Timing Constraint 我们仅能得知 A 节点的 AT 为 2,B 节点的 AT 为 5 以及 Y 节点的 RT 为 10。Block-Based 的分析方式会找出每个节点的 AT 和 RT,然后比对这两个数值
6、。当 RT 的值大于 AT 时表示讯号比 Timing Constrain 中要求的时间还早到达,如此则 Timing 是满足的,反之则不满足。STA 资料准备 在做 STA 之前,我们必须对其准备工作有充分的了解。STA 所需的资料如图三所示,以下我们分项说明。其中 Design Data 部分,由于 Block Model 和 STA 软体相关性太高,我们不在此加以说明,请直接参阅您 STA 软体的使用手册。图 三 Library Data:我尽一杯,与君发三愿:一愿世清平,二愿身强健,三愿临老头,数与君相见。白居易以家为家,以乡为乡,以国为国,以天下为天下。管子牧民STA 所需要的 Ti
7、ming Model 就存放在标准元件库(Cell Library)中。这些必要的时序资讯是以 Timing Arc 的方式呈现在标准元件库中。Timing Arc 定义逻辑闸任两个端点之间的时序关系,其种类有 Combinational Timing Arc、Setup Timing Arc、Hold Timing Arc、Edge Timing Arc、Preset and Clear Timing Arc、Recovery Timing Arc、Removal Timing Arc、Three State Enable&Disable Timing Arc、Width Timing Ar
8、c。其中第 1、4、5、8 项定义时序延迟,其他各项则是定义时序检查。图 四 Combinational Timing Arc 是最基本的 Timing Arc。Timing Arc 如果不特别宣告的话,就是属于此类。如图四所示,他定义了从特定输入到特定输出(A到Z)的延迟时间。Combinational Timing Arc 的 Sense 有三种,分别是 inverting(或 negative unate),non-inverting(或 positive unate)以及 non-unate。当 Timing Arc 相关之特定输出(图四 Z)讯号变化方向和特定输入(图四 A)讯号变化
9、方向相反(如输入由 0 变 1,输出由 1 变 0),则此 Timing Arc 为 inverting sense。反之,输出输入讯号变化方向一致的话,则此 Timing Arc 为non-inverting sense。当特定输出无法由特定输入单独决定时,此 Timing Arc 为 non-unate。图 五 图 六 天行健,君子以自强不息。地势坤,君子以厚德载物。易经天行健,君子以自强不息。地势坤,君子以厚德载物。易经 图 七 图 八 图 九 图 十 图 十一 图 十二 其他的 Timing Arc 说明如下。忍一句,息一怒,饶一着,退一步。增广贤文人人好公,则天下太平;人人营私,则天
10、下大乱。刘鹗 Setup Timing Arc:定义序向元件(Sequential Cell,如 Flip-Flop、Latch 等)所需的 Setup Time,依据 Clock 上升或下降分为 2 类(图五)。Hold Timing Arc:定义序向元件所需的 Hold Time,依据 Clock 上升或下降分为 2 类(图六)。Edge Timing Arc:定义序向元件 Clock Active Edge 到资料输出的延迟时间,依据 Clock 上升或下降分为 2 类(图七)。Preset and Clear Timing Arc:定义序向元件清除讯号(Preset 或 Clear)发
11、生后,资料被清除的速度,依据清除讯号上升或下降及是 Preset 或 Clear 分为 4 类(图八)。这个 Timing Arc 通常会被取消掉,因为它会造成讯号路径产生回路,这对 STA 而言是不允许的。Recovery Timing Arc:定义序向元件 Clock Active Edge 之前,清除讯号不准启动的时间,依据 Clock 上升或下降分为 2 类(图九)。Removal Timing Arc:定义序向元件 Clock Active Edge 之后,清除讯号不准启动的时间,依据 Clock 上升或下降分为 2 类(图十)。Three State Enable&Disable
12、Timing Arc:定义 Tri-State 元件致能讯号(Enable)到输出的延迟时间,依据 Enable 或 Disable 分为 2 类。(图十一)Width Timing Arc:定义讯号需维持稳定的最短时间,依据讯号维持在 0 或 1的位准分为 2 类。(图十二)上文列出了标准元件库内时序模型的项目,但对其量化的数据却没有加以说明。接下来,我们就来看看到底这些时序资讯的确实数值是如何定义在标准元件库中的。以 Combinational Timing Arc 为例,讯号从输入到输出的延迟时间可以描述成以输入的转换时间(Transition Time)和输出的负载为变数的函数。描述的
13、方式可以是线性的方式,如图十三所示。也可以将这 2 个变数当成指标,建立时序表格(Timing Table),让 STA软体可以查询出正确的延迟时间。这种以表格描述的方式会比上述线性描述的方式准确许多,因此现今市面上大部分的标准元件库皆采用产生时序表格的方式来建立 Timing Model。图 十三 我们举个简单的例子来说明 STA 软体如何从时序表格计算出元件延迟时间。(图十四)百川东到海,何时复西归?少壮不尽力,老大徒伤悲。汉乐府长歌行百学须先立志。朱熹 图十四 元件延迟时间(Ddelay):输入达逻辑 1 位准 50%到输出达逻辑 1 位准 50%的时间。元件转换时间(Dtransiti
14、on):输出达逻辑 1 位准 20%(80%)到 80%(20%)的时间。当输入的转换时间为 0.5,输出负载为 0.2 时,可由图十四的时序表格查得元件 I2 的延迟时间为 0.432。而由于表格的大小有限,对于无法直接由表格查询到的延迟时间(如输入转换时间 0.25,输出负载 0.15),STA 软体会利用线性内插或外插的方式计算延迟时间。对于其他的 Timing Arc,不管是时序延迟或时序检查,其相对应的时序数值计算和上例的计算方式是一样的。接下来我们说明操作环境(Operating Condition)对时序的影响。操作环境指的是制程(Process)、电压(Voltage)、温度(
15、Temperature)三项因子。这三项因子通常会被简称为 PVT,其对时序的影响可用下方线性方程式来描述。其中 nom_process、nom_voltage及 nom_temperature 会定义在标准元件库中,代表建立时序表格时的操作环境。Interconnect Data:古之立大事者,不惟有超世之才,亦必有坚忍不拔之志。苏轼非淡泊无以明志,非宁静无以致远。诸葛亮 在什么是 STA段落的例子中,为了方便说明,我们并没有把逻辑闸和逻辑闸间的连线延迟(Interconnect Delay)考虑在内。事实上,许多 DSM IC 设计之时序表现是由连线延迟主导的,其重要性不容我们忽视。连线延
16、迟依照布局与绕线(P&R)前后有不同的考量。在布局与绕线前,元件在晶片中摆放的位置尚未确定,所以连线延迟是一个预估值。而在布局与绕线之后,连线延迟则是根据实际绕线计算出来的。对布局与绕线之前的连线延迟,通常是用 Wireload Model 来预估。Wireload Model 根据晶片面积的预估大小及连线驱动元件数目(Fan-out)的多寡来决定连线的电阻和电容值,STA 软体则利用这些电阻电容值计算出连线延迟。在布局与绕线之后,可以利用电阻电容萃取(RC Extraction)软体将绕线图形转换成实际的电阻电容电路,然后贴回(Back-annotate)STA 软体计算连线延迟。Timin
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 静态 时序 分析 071936
限制150内