数字秒表 数字计时器 开题报告 本科毕业设计.doc
《数字秒表 数字计时器 开题报告 本科毕业设计.doc》由会员分享,可在线阅读,更多相关《数字秒表 数字计时器 开题报告 本科毕业设计.doc(10页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、南京航空航天大学金城学院毕业设计(论文)开题报告题 目基于VHDL实现1/100秒计时控制器系 部信息工程系专 业信息工程学生姓名韩佳伟学号指导教师夏永君职称讲师毕设地点校内年 月 日1. 结合毕业设计(论文)课题任务情况,根据所查阅的文献资料,撰写15002000字左右的文献综述:1.研究背景与意义随着人们生活水平的日益提高,社会体系的日益完善,人们对于各种应用器材的要求也越来越高.秒表作为日常生活中,特别是体育运动中应用的特别广泛,所以精确且方便使用的秒表就被越来越多的人所选择.本秒表计时器用于体育竞赛及各种要求有较精确时的各领域,以往常利用中小规模集成电路实现,但一般体积大,使用携带不方
2、便。利用VHDL在FPGA或CPLD上实现1/100秒计时控制器,能充分发挥VHDL与可编程器件灵活、高效,集成度高的特点,基于VHDL实现1/100秒计时控制器具有重要的实际意义此计时器是用一块专用的芯片,用VHDL语言描述的。它具有开关、时钟和显示功能,其体积小,携带方便。2.CPLD复杂可编程逻辑器件数字技术已渗透到科研、生产和人们日常生活的各个领域。随着数字集成技术和电子设计自动化技术的迅速发展,数字系统设计的理论和方法也在相应地变化和发展。电子设计自动化(EDA)的实现是与CPLD/FPGA技术的迅速发展息息相关的。CPLD/FPGA是80年代中后期出现的,其特点是具有用户可编程的特
3、性。利用PLD/FPGA,电子系统设计工程师可以在实验室中设计出专用IC,实现系统的集成,从而大大缩短了产品开发、上市的时间,降低了开发成本。此外,CPLD/FPGA还具有静态可重复编程或在线动态重构特性,使硬件的功能可象软件一样通过编程来修改,不仅使设计修改和产品升级变得十分方便,而且极大地提高了电子系统的灵活性和通用能力。自从20世纪60年代初集成电路诞生以来,经历了SSI,MSI,LSI的发展过程,目前已进入超大规模VLSI和甚大规模ULSI阶段,数字系统设计技术也随之发生了崭新的变化。数字系统是由许多子系统或逻辑模块构成的。设计者可根据各模块的功能选择适当的SSI,MSI及LSI芯片拼
4、接成预定的数字系统,也可吧系统的全部或部分模块集成在一个芯片内,称为专用集成电路ASIC。使用ASIC不仅可以极大地减少系统的硬件规模芯片数、占用的面积体积等,而且可以降低功耗、提高系统的可靠性、保密性以及工作速度。ASIC是一种用户定制的集成电路。按制造过程的不同又可分为两大类:全定制和半定制。全定制电路是由制造厂按用户提出的逻辑要求,专门设计和制造的芯片。这一类芯片专业性强,适合在大批量定型生产的产品中使用。常见的电子表机芯、存储器、中央处理器CPU芯片等,都是全定制电路的典型例子。早期的半定制电路的生产可分为两步。首先由制造厂制成标准的半成品;然后由制造厂根据用户提出的逻辑要求,再对半成
5、品进行加工,实现预定的数字系统芯片。典型的半定制器件是20世纪70年代出现的门阵列GA和标准单元阵列SCA。他们分别在芯片上集成了大量逻辑门和具有一定功能的逻辑单元,通过布线把这些硬件资源连接起来实现数字系统。这两种结构的ASIC的布线工作都是由集成电路制造厂完成的。随着集成电路制造工艺和编程技术的提高,针对GA和SCA这两类产品的设计和编程都离不开制造厂的缺点,从20世纪70年代末开始,发展了一种称为可编程逻辑器件PLD的半定制芯片。PLD芯片内的硬件资源和连线资源也是由制造厂生产好的,但用户可以借助功能强大的设计自动化软件和编程器,自行在实验室内,研究室内,甚至车间等生产现场,按照算法设计
6、和电路划分-图像输入或文本输入-编译和逻辑模拟-设计实现-目标文件下载几个步骤进行设计和编程,实现所希望的数字系统。在这种情况下,设计师的主要工作将是:1 根据设计对象的逻辑功能进行算法设计和电路划分,今儿给出相应的行为描述或结构描述。2 利用制造厂提供的编辑工具以文本方式或图像方式把上述描述输入计算机。3 给出适当的输入信号,启动设计自动化软件中的仿真器,进行逻辑模拟,检查逻辑设计的正确性和进行时序分析。4 选择PLD芯片,设计将由设计自动化软件来完成。包括按设计要求在PLD内部硬件资源上进行布局和布线,今儿形成表示这些设计结果的目标文件。最后将上述目标文件写入给定的器件,使该器件实现预定的
7、数字系统。任何组合函数都可表示为积之和表达式,并用两级与-或电路实现。PLD就是根据这一原理,在芯片上集成了大量的两级与-或结果的单元电路,通过编程,即修改各与门及或门的输入引线,从而实现任意组合逻辑函数。它的硬件结构设计可由软件完成(相当于房子盖好后人工设计局部室内结构),因而它的设计比纯硬件的数字电路具有很强的灵活性,但其过于简单的结构也使它们只能实现规模较小的电路。随着集成技术的发展,为弥补PLD只能设计小规模电路这一缺陷,20世纪80年代中期,在有效扩展SPLD和吸取SCA的构思基础上,推出了成为复杂PLD的新一代可编程器件CPLD,这类PLD内部结构已不再完全局限于简单的由两级与-或
8、电路构成的与-或阵列,也可以是更加灵活、更加通用的逻辑单元的阵列。它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点,可实现较大规模的电路设计,因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分,它的设计和应用成为电子工程师必备的一种技能。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。另一类PLD器件是从GA基础上发展的,称为现场可编程门
9、阵列FPGA。PLD电路结构的发展使芯片内硬件资源的利用更加灵活,设计师可在同样容量的芯片上配置入更加强大的数字系统。3.EDA与VHDL近年来,随着集成电路技术的不断发展和集成度的迅速提高,待设计系统的规模越来越大,传统的手工设计方法已无法适应设计复杂数字系统的要求,迫使人们转而借助计算机进行系统设计。与此同时,集成电路技术的发展也推动了计算机技术与数字技术的发展,使人们有可能开发出功能强大的电子设计自动化EDA软件,使计算机辅助数字系统设计成为可能,从而大大提高了设计效率。为了把待设计系统的逻辑功能、实现该功能的算法、选用的电路结构和逻辑模块,以及系统的各种非逻辑约束输入计算机,就必须有相
10、应的描述工具。硬件描述语言HDL便应运而生了。硬件描述语言可以对数字系统建模,应支持从系统级至各个层次的行为描述和结构描述。硬件描述语言与程序设计语言相似,也是一种无二义性的规范的形式语言。用它描述的设计要求和设计过程便于在客户、设计师、制造商、及用户间进行交流,也便于重用已有的设计。与传统程序设计语言相比,硬件描述语言增加了并行语句及延时、功耗参数说明等语句,以便描述硬件电路的功能和结构。EDA工具通常允许设计师采用两类描述方式作为设计输入。一类是图形化输入方式与手工设计时采用的描述形式向方。另一种称为文本方式,采用易被计算机编译的硬件描述语言对设计进行描述。由于HDL适用于逻辑设计的各个层
11、次,可贯穿逻辑设计的全过程,且便于对系统做高层次描述。因此,在借助EDA工具进行系统设计时,HDL的文本输入方式比图像输入方式更为常用。VHDL语言是美国国防部在20世纪80年代初为实现其高速集成电路计划而提出的一种HDL,其含义为超高速集成电路硬件描述语言。当初提出VHDL的目的是为了给数字电路的描述与模拟提高一个基本的标准。通过它为设计建立文档,并通过VHDL仿真器进行设计正确性验证。以后随着数字电路综合技术的提高,对VHDL综合的研究与开发逐渐成熟。现今许多EDA工具中均包含有VHDL综合器。VHDL语言描述能力强,覆盖面广,抽象能力强,用VHDL语言作为硬件模型建模很合适.设计者的原始
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字秒表 数字计时器 开题报告 本科毕业设计 数字 秒表 计时器 开题 报告 本科 毕业设计
限制150内