基于55nm工艺的E_fuse存储电路的设计与研究_王媛媛.docx
《基于55nm工艺的E_fuse存储电路的设计与研究_王媛媛.docx》由会员分享,可在线阅读,更多相关《基于55nm工艺的E_fuse存储电路的设计与研究_王媛媛.docx(65页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、 苏州大学学位论文独创性声明 本人郑重声明:所提交的学位论文是本人在导师的指导下,独立 进行研究工作所取得的成果。除文中已经注明引用的内容外,本论文 不含其他个人或集体已经发表或撰写过的研究成果,也不含为获得苏 州大学或其它教育机构的学位证书而使用过的材料。对本文的研究作 出重要贡献的个人和集体,均已在文中以明确方式标明。本人承担本 声明的法律责任。 论文作者签名 : i A ill B期: l b 苏州大学学位论文使用授权声明 本人完全了解苏州大学关于收集、保存和使用学位论文的规定, 即:学位论文著作权归属苏州大学。本学位论文电子文档的内容和纸 质论文的内容相一致。苏州大学有权向国家图书馆、
2、中国社科院文献 信息情 报中心、中国科学技术信息研究所(含万方数据电子出版社 、 中国学术期刊(光盘版)电子杂志社送交本学位论文的复印件和电子 文档,允许论文被査阅和借阅,可以采用影印、缩印或其他复制手段 保存和汇编学位论文,可以将学位论文的全部或部分内容编入有关数 据库进行检索。 涉密论文口 本学位论文属 在 _ 年 _月解密后适用本规定。 非涉密论文 Ef 论文作者签名 : 毛也膝 日期: 知斜咖 /3 导师签名 : H 日 期 : 基于 55nm工艺的 E-fuse存储电路的设计与研究 中文摘要 E-fuse (Electrically programmable fuse, 电可编程熔丝
3、 ) 广泛地应用于超大规模 芯片的设计中,在芯片中实现冗余的功能。本文在 HUALI 55nm标准 CMOS (Complementary Metal-Oxide-Semiconductor, 互补金属氧化物半导体)工艺上设计 并实现了一个 4K并入并出 512 * 8的 E-fuse存储电路,八位输出,通过一对放大 器模块在控制信号控制其工作与否情况下,分时输出子 6位数据信号。放大器模块 采用的是交叉耦合的电路结构,并设计 4个不同的参考电阻,根据 tnm过程选择合 适的电阻,很好地预防了实际情况下电阻受工艺波动的影响而产生的偏差。同时设 计了配套的延迟电路、字线驱动电路等模块。 本文实现
4、的 E-fuse阵列在考虑面积、功耗、速度等因素的基础上进行了优化, 在设计过程中基于传统的 E-fuse单元电路提出了一种新型的单元电路,并在速度、 面积、功耗、可靠性等方面进行了对比讨论。电路允许的使用环境波动范围广,其 中电压为 1.0V-1.4V 和 2.8V-3.6V, 温度由 -40 C-125 C, 在 TT,FF,SS,FS,SF 下全部验 证通过,功耗最大为 11.5mW, 读操作的电流小于 1.1mA, 保证电路的正确读操作, 编程电流都在 16mA以上,在理论上说明熔丝能够顺利熔断。 本文基于 HUALI 55nm标准的 CMOS工艺进行整体电路的仿真和对版图的设 计,其
5、编程电流典型值为 19.5mA, 数据输出时间延迟为 2nS内,翻转速度小于 1.5nS, 整体面积为 407.652um * 451.8um=0.184mm2, 文章的最后给出了部分流片的数据。 关键词:电可编程熔丝,超深亚微米,互补金属氧化物半导体 I 作 者:王媛媛 指导老师:王子欧 张立军 Research on and Design of Electrically programmable Fuse (E-Fuse) on Ultra Deep Submicron Abstract E-fiise (Electrically programmable fiise) is widely
6、 used as a redundant technology in ULSI (Ultra-large scale integration). This thesis designs a 4k 512*8 PIPO E-fiise storage circuit, 256 output signals is realized using two groups of 8 data in different time controlled by a pair of amplifiers. The amplifier is constructed using cross coupling diff
7、erential pair with 4 referential trim resistors. These resistors can be trimmed to accommodate technology fluctuation. The delay module and bit line driving circuit are designed as well. The design is optimized considering area, power, and velocity. A new cell structure is proposed. Its performance
8、of is discussed comparing with traditional structure. The circuit can be operated in a wide range, with voltage from 1.0V to 1.4V and 2.8V to 3.6V, temperature from -40C to -125 C. It is verified under TT,FF,SS,FS,SF comer, with minimum power consume 11.5mW, reading current less than 1.1mA. The prog
9、ramming current is larger than 16mA, which can guarantee the triggering of the fuse。 Simulation results show that typical programming current is 19.5mA, delay is less than 2ns, flip time is less than 1.5ns. The chip is realized using ii HUALI 55nm standard CMOS logic technology. Tapeout data is pres
10、ented at the end. Keywords: E-fuse, Ultra Deep Submicron, CMOS Written by Wang Yuanyuan Supervised by Wang Ziou Zhang Lijun HI 目录 H . 1 1.1 eFuse 概述 . 1 1.2课题的研究背景和意义 . 1 1.3国内外发展状况 . 2 1.4课题的主要工作和章节安排 . 3 第二章 eFuse结构原理 . 5 2.1多晶硅熔丝基本结构 . 5 2.2多晶硅熔丝的电阻 . 6 2.3 E-fuse单元电路 . 8 2.4 E-fuse电路性能参数 . 10 2.
11、5 /H吉 . 11 第三章基于 55nm工艺的 4K E-Fuse电路设计 . 12 3.1整体架构模块 . 12 3.1.1外部端口介绍 . 12 3.1.2放大器结构模块 . 13 3.1.3存储空间分配和控制信号时序 . 14 3.1.4电路工作环境 . 15 3.2 E-fuse单元设计 . 15 3.2.1传统 E-fuse单元电路 . 16 3.2.2新型 E-fuse单元电路 . 18 3.2.3两种单元电路性能比较 . 20 3.2.4 小结 . 25 3.3 E-fuse放大器设计 . 25 3.3.1传统 E-fuse放大器 . 25 3.3.2本设计采用的放大器 . 2
12、6 3.4延迟电路设计 . 28 3.5字线驱动电路设计 . 29 3.6输出电路设计 . 30 3.7 32 第四章仿真结果及流片数据分析 . 33 4.1 E-fuse阵列电路仿真结果 . 33 4.1.1延迟电路信号仿真 . 33 4.1.2读操作控制信号仿真 . 33 4.1.3编程控制信号仿真 . 34 4.1.4整体电路时序仿真 . 35 4.1.5电路的功耗 . 36 4.1.6读操作电流 . 38 4.1.7编程电流 . 39 4.2 E-fuse版图设计 . 40 4.2.1整体电路版图结构 . 41 4.2.2 E-fuse单元电路版图 . 41 4.2.3控制电路版图 .
13、 42 4.2.4译码器电路版图 . 43 4.2.5放大器及输出模块版图 . 43 4.3流片结果 . 44 4.4 /H吉 . 47 第五章总结与展望 . 49 5.1总结 . 49 5.2展望 . 50 参考文献 . 51 攻读学位期间发表的论文及研究成果 . 55 雜 . 56 第一章绪论 E-fuse技术主要是基于电迁移的理论发展起来的,其中利用此原理设计的 E-fuse电路可以实现芯片中 SRAM电路部分的冗余作用,也可以实现电子芯片身份 认证 ( Electronic Chip ID-ECID)等作用 1,大大的提高了芯片的智能化。 1.1 eFuse 概述 E-fuse电路根据
14、电迁移理论,通过熔丝被电流的熔断与否来存储信息,多晶硅 熔丝在熔断前电阻很小,在持续的大电流熔断后电阻成倍的增加,并且熔丝断裂的 状态将永久的保持。一根熔丝可以对应二进制中的 “0” 或 “1” 的值。在本设计中, 设定未被熔断的熔丝节点存储 “1” ,被熔断的熔丝节点存 “0” 。 E-fuse的应用主要是在芯片中起冗余作用,尤其是用在半导体存储器的电路中, 当电路存在错误时, E-fuse作为后备存储电路使芯片自动修复缺陷。其次, E-fuse 还具有一次编程的特点,可以根据不同的用户需求编程,使芯片更加智能。 E-fuse 也应用在 ECID领域,即使芯片在运作时也可以修改芯片的密码,可
15、以防止黑客入 侵。 在工艺方面, E-fuse技术也体现出了很多优点。由于 E-fuse电路建立在 CMOS 的工艺基础之上,其尺寸也可以一定程度上等比例缩小,可使电路的面积随着工艺 发展而相对减小。并且多晶硅熔丝通过电流熔断,相较早期激光熔丝来说,对周边 的电路破坏性大大减小。甚至在最后一道工艺流程一一封装后,也可以 实现编程操 作,这也是使 E-fuse技术应用更加广泛的原因之一。 1.2课题的研究背景和意义 随着集成电路设计水平的提高,芯片的功能越来越强大,集成密度在不断的提 升,集成电路中的晶体管的数量也呈现出指数增长的趋势,同时晶体管的尺寸也不 断的缩小。其中在芯片内部,存储器电路将
16、占了整个芯片面积的 90%。静态存储器 1 也由于其低功耗、高速度、工艺兼容性好等特点,被广泛的应用于移动设备、计算 机 CPU等 2,但由于芯片设计工艺越来越复杂,势必为芯片带来更多的缺陷,使 芯 片成品率降低,平均有 40%的 SOC芯片因失效被扔掉 3。所以,为了提高芯片的成 品率,冗余技术也在不断的发展,其中五个备用单元就能把成品率从 1%提高到 67%4 E-fuse技术已经广泛的用于冗余电路来改善芯片失效的问题,尤其用于存储设 备的冗余技术中。一般来说,集成电路中的冗余部分被熔丝连接,当电路中被检测 出缺陷,贝 I溶丝就可以代替有缺陷的那部分电路进行工作 5,实现冗余作用。 E-f
17、use 技术的原理就是在设计之初为每一个芯片增加大量的微型电熔丝,他们可以和特定 的随机软件结合,并且可以使芯片分配自身内部电路以应对不同的计算任务,或者 是増加芯片的运算频率。在芯片中増加这些熔丝无需増加成本,就可以控制各个电 路的速度,从而可以管理电路的性能和功耗 6。 E-fuse还可以在不影响其他部分正 常运行的情况下彻底切断芯片某些缓存或者功能模块,这个特点使瑕疵芯片的利用 率得到了提高,或者是关闭芯片的某些功能模块实现功耗降低的作用。所以 E-fuse 的这一系列的功能都有助于芯片修复,换句话说即 E-fuse可以围绕芯片的某些缺陷 做善后工作。 1.3国内外发展状况 E-fuse
18、技术最早是由 IBM公司提出的,此技术的提出实现了失效的芯片或是有 缺陷的芯片自我修复和再利用 7。自从此概念在 2000年左右提出之后,越来越多的 研究机构和企业公司投入到了 E-fuse技术的研究工作中。作出主要贡献的有 ffiM, ATI, TOSHIBA, SONY, Semico Research和德州仪器等。在国内对 E-fuse技术发 展的公司主要有中芯国际、华宏、宏力、 NEC以及华润上华等。工艺尺寸在 0.13um、 90nm、 65nm相对成熟。在 E-fuse技术发展中使用娃化物多晶娃已有一个很长的历 史 8,发展可以分为以下几个阶段:在设计初期使用金属熔丝实现,但金属产
19、生了 更大的附带损坏,于是衍生出了多晶硅化物熔丝。第一代多晶硅化物是采用掺钨硅 化物 ( WSix)实现,尤其是使用在 DRAM修复电路中 9。第二代多晶硅硅化物采 用钴硅化物 ( CoSi2)实现,工艺尺寸为 0.18um, 编程电流要求 12mA, 编程电压要 2 求 5V。 工艺尺寸为 0.13um时,编程电流 10mA, 编程电压为 3.5V1G。 a工艺尺寸 进一步缩小至 90nm, 可以在 BIST (built in self test, 自建内测试)电路中使用 , IBM 公司的 90nm E-fuse技术已经用在了游戏控制芯片 11和 POWER5微处理器 12等芯片 中。工
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 55 nm 工艺 E_fuse 存储 电路 设计 研究 王媛媛
限制150内